「Bit type」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

If a bit is set in the mask, then memory mappings of the corresponding type are dumped; otherwise they are not dumped. 例文帳に追加

マスク内のあるビットがセットされると、そのビットに対応する種別のメモリマッピングがダンプされる。 セットされていないものはダンプされない。 - JM

EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL例文帳に追加

トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁

A bit is provided in each Digital Video Disk memory sector header to indicate the type of information contained in the main data portion of the frame.例文帳に追加

ディジタル・ビデオ・ディスクの各メモリ・セクタ・ヘッダ中に、フレームの主データ部分中に含まれる情報のタイプを示すビットが提供される。 - 特許庁

The circular buffer 106 stores the encoded bit system to be input from an interlace part 103 in the memory of a cyclic readout type buffer.例文帳に追加

サーキュラバッファ１０６は、インタレース部１０３から入力される符号化ビット系列を巡回読出し型バッファのメモリに格納する。 - 特許庁

To provide a series/parallel-type A/D conversion device which can perform operation faster than a conventional device and which can easily correct high-order bit data.例文帳に追加

従来よりも高速動作が可能であり、上位ビットデータの補正が簡易である直並列型Ａ／Ｄ変換装置を提供する。 - 特許庁

To provide an iron bit for solder treatment which can prevent erosion by solder on the iron bit for solder treatment and enhance solderability or removability of solder when a lead-free solder is used, and also whose material quality in the tip of the bit can be properly suited to the type and usage of the solder.例文帳に追加

鉛フリーハンダを使用したときのハンダ取扱い用コテ先のハンダによる侵食防止とハンダ付け性またはハンダ除去性とを高めるとともに、コテ先端部の材質がハンダの種類や用途に応じて最適となるようなハンダ取扱い用コテ先を提供する。 - 特許庁

To provide a simple manufacturing method capable of manufacturing a magnetic storage medium of a bit patterned type, a discrete track type or the like, to provide the magnetic storage medium of the type which can be manufactured by the simple manufacturing method, and to provide an information storage device.例文帳に追加

ビットパターンド型やディスクリート・トラック型等のタイプの磁気記憶媒体を製造可能な簡易な製造方法、そのような簡易な製造方法で製造可能な上記タイプの磁気記憶媒体および情報記憶装置を提供する。 - 特許庁

A memory value of an adjacent one bit and a signal depending on adjacent two bits of an addition input are inputted to a CAM type memory cell consisting of MOS transistors, and a bit line is pulled down or pulled up according to an input value.例文帳に追加

隣接する１ビットのメモリ値と、加算入力の隣接する２ビットに依存する信号をＭＯＳトランジスタからなるＣＡＭ型メモリセルに入力し、入力値に従いヒット線をプルダウンないしはプルアップする。 - 特許庁

A multi-frame synchronous pattern 11 decided to detect consecutive bit missing by a multiple of 8 is assigned to a CS indication bit 4 not used in a UDT mode of an AAL type 1 protocol.例文帳に追加

ＡＡＬタイプ１プロトコルのＵＤＴモードで使用されないＣＳ表示ビット４に対し、連続する８の倍数個分のビット欠落を検出できるように定められたマルチフレーム同期パタン１１を割り当てる。 - 特許庁

Each comparator circuit 10 located in parallel like a flash type executes successive approximation operations within a hold operating period of a sample-hold circuit 10 and A/D conversion is applied from the most significant bit to the least significant bit.例文帳に追加

サンプルホールド回路１０４のホールド動作期間内に、フラッシュ型のように並列に配置した各比較回路１０３にて順次比較動作が行われ、最上位ビットから最下位ビットまでのＡ／Ｄ変換が行われる。 - 特許庁

With respect to the driving pattern, a type A of a fundamental pattern comprising a bit array indicating drive to turn on or off a liquid crystal element per subfield and types B, C, and D of shift patterns resulting from shifting the phase of the bit array of the type A with four subfields as a unit are prepared for one gradation level.例文帳に追加

駆動パターンには、一の階調レベルに対し、サブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプＡと、当該タイプＡに対し、サブフィールド数の「４」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプＢ、Ｃ、Ｄとがある。 - 特許庁

As the driving pattern, there are; a type A of basic pattern which includes a bit arrangement which instructs a liquid crystal element to turn on or turn off for one gradation level for each subfield; and types B, C of shift pattern which shift the phase of the bit arrangement with respect to the type A in units 'six' which means the number of the subfields.例文帳に追加

駆動パターンには、一の階調レベルに対しサブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプＡと、当該タイプＡに対しサブフィールド数の「６」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプＢ、Ｃとがある。 - 特許庁

To provide an integrated circuit for printer (memory control ASIC) compatible with an integrated circuit for I/O of a type transmitting a command including no bit with unfixed value as well as with an integrated circuit for I/O (I/O control ASIC) of a type transmitting command including a bit with unfixed value.例文帳に追加

値が不定なビットを含まないコマンドを送信するタイプのＩＯ用集積回路，値が不定なビットを含むコマンドを送信するタイプのＩＯ用集積回路（ＩＯ制御ＡＳＩＣ）とも組み合わせることが出来る印刷装置用集積回路（メモリ制御ＡＳＩＣ）を、提供する。 - 特許庁

Since the data of respective caches are managed/transferred by using the count values in accordance with respective cases, the overlap of data in both the caches is removed, a cache line of a high bit rate is stored in the FSA type cache and the FSA type cache of a high speed and a high bit rate can be realized.例文帳に追加

このカウント値を用いて各場合に応じて各キャッシュのデータの管理／転送が行われることにより、両キャッシュへのデータの重複が無くされ、ＦＳＡ方式キャッシュに高ヒット率のキャッシュラインが保持され、高速かつ高ヒット率の前記キャッシュ部が実現される。 - 特許庁

The method includes sampling the luminance data of part of pixels in an image to identify the image as being of a particular image type, selecting a bit plane of the image based on the identified image type, and converting the image to a monochrome image using the selected bit plane.例文帳に追加

画像におけるピクセルの一部の輝度データをサンプルし画像が特定の画像タイプであることを特定すること、特定された画像タイプに基づき画像のビットプレーンを選択すること、および選択されたビットプレーンを用いて画像を白黒画像に変換することを含む。 - 特許庁

To each of the pair of local bit lines BL a selection MOS transistor composed of one enhancement type MOS transistor (STE) and one depression type MOS transistor (STD) is connected in series to select either of the local bit lines BL by turning on/off the selection MOS transistor.例文帳に追加

一対のローカルビット線ＢＬのそれぞれには、１個のエンハンスメント型ＭＯＳトランジスタ（ＳＴＥ）と１個のデプレッション型ＭＯＳトランジスタ（ＳＴＤ）とからなる選択ＭＯＳトランジスタが直列に接続され、選択ＭＯＳトランジスタのオン／オフによって、いずれか一方のローカルビット線ＢＬが選択される。 - 特許庁

To increase a cell current ratio of a programmed state to an erased state of a two-bit storing type nonvolatile memory cell, and also to reduce power consumption.例文帳に追加

２ビット格納型不揮発性メモリセルのプログラムと消去状態のセル電流比の増大をはかるとともに消費電力を低減する。 - 特許庁

To suppress the deterioration of a data read characteristic due to influence of the characteristic change of a sense amplifier, in data reading of a multi-bit-type memory cell.例文帳に追加

マルチビット型メモリセルのデータ読み出しにおいて、センスアンプの特性ばらつきの影響によるデータ読み出し特性が悪化するのを抑える。 - 特許庁

The differential amplifier type sense amplifier 11 has MOS transistor columns Qp1 and Qp2 connecting the power source of the sense amplifier and the bit lines BL.例文帳に追加

差動増幅型センスアンプ１１は、該センスアンプの電源とビット線ＢＬとを接続するＭＯＳトランジスタ列Ｑｐ１及びＱｐ２を有する。 - 特許庁

A semiconductor memory device comprises: a plurality of memory cells; a plurality of bit lines; a plurality of word lines; and a controlling n-type transistor Tr1.例文帳に追加

半導体記憶装置は、複数のメモリセルと、複数のビット線と、複数のワード線と、制御用ｎ型トランジスタＴｒ１とを備えている。 - 特許庁

To reduce musical noise suitably in accordance with a type of first signals to be encoded even when a sufficient code bit length can not be secured.例文帳に追加

十分な符号ビット長を確保できない場合であっても、第１符号化対象信号の種類に応じ、適切にミュージカルノイズを軽減する。 - 特許庁

Besides, one bit line BL to be connected to two NAND type memory cell units ND1 and ND2 is formed through a layer insulating film 30.例文帳に追加

また、２個のＮＡＮＤ型メモリセルユニットＮＤ１、ＮＤ２に接続する１本のビット線ＢＬを、層間絶縁膜３０を介して形成する。 - 特許庁

To reduce a defective current flowing in a sense amplifier in a semiconductor memory being a type in which the sense amplifier and bit lines are pre-charged to the same potential.例文帳に追加

センスアンプとビット線を同電位にプリチャージするタイプの半導体記憶装置において、センスアンプに流れる欠陥電流を低減する。 - 特許庁

The alarm bit is converted into an alarm signal that can be identified in a network side, including the type of its terminal by an alarm conversion table 206.例文帳に追加

警報ビットは警報変換テーブル２０６によりその端末の種別を含む網側において識別可能な警報信号に変換される。 - 特許庁

Accordingly, for example, when a stack-type capacitor is used as the capacitor, one electrode of the capacitor can be part of the bit line.例文帳に追加

この結果、例えば、キャパシタとしてスタック型キャパシタを採用する場合には、キャパシタの電極の一方をビット線の一部とすることができる。 - 特許庁

A semiconductor memory device (31) includes a static type memory cell (MC), word lines (WL1 to WLm), and bit lines (BL1,/BL1 to BLn,/BLn).例文帳に追加

半導体記憶装置（３１）は、スタティック型のメモリセル（ＭＣ）と、ワード線（ＷＬ１〜ＷＬｍ）と、ビット線（ＢＬ１，／ＢＬ１〜ＢＬｎ，／ＢＬｎ）とを含む。 - 特許庁

A memory cell of an AND type flash memory is composed of a selector gate, a floating gate, a control gate functioning as a word line WL and an n-type semiconductor region (source/drain) functioning as a local bit line BL.例文帳に追加

ＡＮＤ型フラッシュメモリのメモリセルは、選択ゲート、浮遊ゲート、ワード線ＷＬとして機能する制御ゲート、ローカルビット線ＢＬとして機能するｎ型半導体領域（ソース、ドレイン）で構成されている。 - 特許庁

In addition, the style of the type that cannot be converted into the style of the type possessed with the information display 2 out of characters in the document expressed with the first file is described in a second file by being converted into bit map data.例文帳に追加

また、第１ファイルが表す文書中の文字のうち、情報表示装置２が有している書体に変換できない書体については、ビットマップデータに変換されて第２ファイルに記述される。 - 特許庁

A bit line contact 51 is formed on the surface of an n-type diffusion layer 36, and an n-type diffusion layer 27 is connected to a storage node electrode 22 through a buried strap 41 and a polysilicon electrode 22A.例文帳に追加

ｎ型拡散層３６の表面にはビット線コンタクト５１が形成され、ｎ型拡散層２７は、埋め込みストラップ４１、及びポリシリコン電極２２Ａを介してストレージノード電極２２に接続されている。 - 特許庁

A first transfer gate 240 provided between a memory cell MC and a bit line BL has P type and N type MOS transistors Xfer (P, N) connected to a sub-word line decoder SWDec.例文帳に追加

メモリセルＭＣとビット線ＢＬとの間に設けられた第１のトランスファーゲート２４０は、サブワード線デコーダＳＷＤｅｃに接続されたＰ型及びＮ型ＭＯＳトランジスタＸｆｅｒ（Ｐ，Ｎ）を有する。 - 特許庁

To provide a ferroelectric type nonvolatile semiconductor memory that is what is called a gain cell type, in which an area for one bit can be reduced, and moreover, from which stored data can be surely read.例文帳に追加

１ビット当たりの面積が縮小することができ、しかも、記憶されたデータを確実に読み出すことができる、所謂ゲインセルタイプの強誘電体型不揮発性半導体メモリを提供する。 - 特許庁

To provide a multipage reading method for a NAND type flash memory device having a multiplane structure which can simultaneously read a cell connected to an even bit line and a memory cell connected to an odd bit line in one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時に読み出しすることが可能な、マルチプレーン構造を有するＮＡＮＤ型フラッシュメモリ装置のマルチページ読み出し方法の提供。 - 特許庁

The semiconductor storage device is provided with a differential amplification type sense amplifier 11 connected with a bit line BL and a data transmission circuit including a column selection switch 12 for switching and controlling connection/disconnection between the bit line BL and a data line DL.例文帳に追加

半導体記憶装置は、ビット線ＢＬと接続された差動増幅型センスアンプ１１と、ビット線ＢＬとデータ線ＤＬとの接続・非接続を切替制御するカラム選択スイッチ１２を含むデータ伝送回路とを備えている。 - 特許庁

A plurality of procedures F3 and files for calculation whose parameters are changed bit by bit are previously stored and those are supplied to a conversation type pre/postprocessor F2 and a dedicated application to take a CAE analysis by a general finite element method analyzing program F1.例文帳に追加

パラメータを少しずつ変えた複数のプロシージャＦ３や計算用ファイルを予め保存しておき、これらを会話型プリ／ポストプロセッサＦ２や専用アプリケーションに与えて、汎用有限要素法解析プログラムＦ１でＣＡＥ解析を行う。 - 特許庁

A write bit line WBL and a read bit line RBL are separately disposed in a memory cell MC, and a source line SL to which the memory cell is connected is constituted of the source impurity area 3 of the same conductive type as that of a substrate area.例文帳に追加

メモリセル（ＭＣ）に対し、書込ビット線（ＷＢＬ）および読出ビット線（ＲＢＬ）をそれぞれ別々に設け、またメモリセルの接続するソース線（ＳＬ）を、基板領域と同一導電型のソース不純物領域（３）で形成する。 - 特許庁

To provide a ferroelectrics memory cell and an FeRAM element using the same which can improve further its integration density by the structure of its bit-line separated from its active region and has its bit-line structure comprising a depletion type transistor.例文帳に追加

ビットラインと活性領域とが分離された構造より集積度をさらに向上させることのできる、空乏形トランジスタからなるビットライン構造を有する強誘電体メモリセル及びそれを用いたＦｅＲＡＭ素子を提供する。 - 特許庁

To obtain data without defects by read-accessing a FIFO type storage part provided on an extension card through an extension bus even if the bus width of the extension bus to which the extension card is connected is either 32-bit or 64-bit.例文帳に追加

拡張カードが接続される拡張バスのバス幅が３２ビットまたは６４ビットのいずれであっても、拡張カードに設けられたＦＩＦＯ方式の記憶部に拡張バス経由でリードアクセスすることにより欠損のないデータを得る。 - 特許庁

The information display 2 displays characters by developing bit map data of a style of type stored concerning characters described in text data when displaying images on the basis of the second file, and displays characters by developing bit map data in the second file concerning characters described in the bit map data in the second file.例文帳に追加

情報表示装置２は、第２ファイルに基づいて画像を表示する際、テキストデータで記述された文字については、記憶している書体のビットマップデータを展開して文字を表示し、第２ファイルにビットマップデータで記述された文字については第２ファイル中のビットマップデータを展開して文字を表示する。 - 特許庁

A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.例文帳に追加

不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁

To improve the evaluation reliability of disturbance test by properly imitating a voltage generated by a bit line in the nonvolatile storage device of a constant current writing type.例文帳に追加

定電流書き込み型の不揮発性記憶装置において、ビット線で発生する電圧を適切に模擬し、ディスターブテストの評価の信頼性を向上する。 - 特許庁

To provide a semiconductor device capable of securing a sufficient operation margin even though a bit line potential is made low voltage during a reading operation of a current value change type memory cell.例文帳に追加

電流値変化型メモリセルの読み出し動作時に、ビット線電位を低電圧化しても十分な動作マージンを確保可能な半導体装置を提供する。 - 特許庁

A shift word line SWL and a shift memory cell SMC are arranged so that the N type sense amplifier NSAt can amplify potential difference of the bit lines BLt, /BLt.例文帳に追加

Ｎ型センスアンプＮＳＡｔがビット線ＢＬｔ，／ＢＬｔの電位差を増幅できるようにシフトワード線ＳＷＬ及びシフトメモリセルＳＭＣを設ける。 - 特許庁

Therefore, even in a stack type capacitor, a bit line can be easily formed thereon because the height can be set to 1/10 or less of that of a conventional one.例文帳に追加

このため、スタック型キャパシタであっても、その高さを従来のものの１／１０以下とできるので、その上にビット線を設けることも容易となる。 - 特許庁

To provide a semiconductor device which can be always stably started by using a NAND type flash memory whose bit unit cost is low or the like as a boot device.例文帳に追加

ＮＡＮＤ型などのビット単価の低いフラッシュメモリをブートデバイスとして使用して、常に安定的に起動する半導体装置を提供する。 - 特許庁

To provide a method for forming the images without damaging visibility of a linear region, even when the image in a raster structure (bit-map type) is subjected to a magnification processing.例文帳に追加

ラスタ形式（ビットマップ形式）の画像に変倍処理をした場合であっても、線領域の視認性が損なわれない画像形成技術を提供する。 - 特許庁