「Bit type」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The semiconductor device is constituted of a DRAM (dynamic random access memory) and the SRAM, both of which are provided with a stack type constitution whose bit line 22 is situated below a capacitive element 31 and which are mounted through mixed loading.例文帳に追加

半導体装置は、ビットライン２２が容量素子３１より下方にあるスタック型の構成を有するＤＲＡＭとＳＲＡＭとが混載されてなる。 - 特許庁

To provide a one-bit type digital/analog converter circuit and a digital/analog converting method which outputs no noise such as click tone, etc. at muting.例文帳に追加

ミュート動作時にクリック音などのノイズが出力されない１ビット方式のデジタル／アナログ変換回路およびデジタル／アナログ変換方法を提供する。 - 特許庁

The device has a memory cell array having a plurality of CMOS static type memory cells provided at the intersections of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加

複数のワード線と複数の相補ビット線の交差部に設けられた複数のＣＭＯＳスタティック型メモリセルを有するメモリセルアレイを有する。 - 特許庁

The contact type displacement gauge 7 measures the displacement caused when the multi-axis robot 3 pushes from above the cutting edge of the router bit 43 against a displacement measuring surface 7A.例文帳に追加

接触式変位計７は、多軸ロボット３がルータビット４３の刃先を変位計測面７Ａに上から押し当てたときに生じる変位を計測する。 - 特許庁

To provide a semiconductor element capable of simplifying a formation process of a bit line trench in forming a vertical type transistor; and to provide its manufacturing method.例文帳に追加

垂直型トランジスタの形成時に、ビットライントレンチの形成工程をを単純化することができる半導体素子及びその製造方法を提供する。 - 特許庁

An SRAM cell 1 comprises inverters 10, 20; n-type FETs (field effect transistors) 32, 34, 36, 38; word lines 42, 44 and bit lines 46, 48.例文帳に追加

ＳＲＡＭセル１は、インバータ１０，２０、Ｎ型ＦＥＴ（電界効果トランジスタ）３２，３４，３６，３８、ワード線４２，４４、およびビット線４６，４８を備えている。 - 特許庁

The mobile device communicates with other similar base devices of portable or fixed type through UWB transmission using pulse burst up to 1G bit per second.例文帳に追加

移動装置は、１Ｇビット／秒までのパルスバーストを使用するＵＷＢ送信により、ポータブル型又は固定型の他の同様のベース装置と通信する。 - 特許庁

An insulating ratchet-type screw driver 10 is provided with an elongated compound shank 40 made of an insulating material and a bit holder 45 at a working end 43.例文帳に追加

絶縁ラチェット式ドライバー１０が、電気絶縁材料製の細長い複合軸部４０を含み、かつ作業端部４３にビットホールダ４５を備えている。 - 特許庁

To provide a discrete track type magnetic recording medium having high servo signal intensity, a low bit error rate and excellent floating stability of a recording and reproducing head.例文帳に追加

サーボ信号強度が高く、ビットエラー率が低く、記録再生ヘッドの浮上安定性に優れたディスクリートトラック型の磁気記録媒体を提供する。 - 特許庁

Further, a word line WL0 electrically connected to the N+ type Si layer 15 and bit lines BL1 to BL4 crossing the word line WL0 are formed.例文帳に追加

また、Ｎ＋型Ｓｉ層１５に電気的に接続されたワード線ＷＬ０、ワード線ＷＬ０に交差したビット線ＢＬ１〜ＢＬ４が形成されている。 - 特許庁

To enable a bit line capacity and a precharge electric power to be cut off at a data writing operation in a NAND type flash memory and to efficiently perform the data writing.例文帳に追加

ＮＡＮＤ型フラッシュメモリで、データ書き込み時のビット線容量及びプリチャージ電力を削減でき、また、データ書き込みを効率的に行う。 - 特許庁

To obtain a content distribution system which creates and distributes CG animation content in an encoding system and at a bit rate both conforming to the type of a content browsing terminal.例文帳に追加

コンテンツ閲覧端末種別に合致した動画の符号化方式やビットレートでＣＧ動画コンテンツを生成し、配信するコンテンツ配信システムを得る。 - 特許庁

To relieve more bit errors of a WL end cell being adjacent to a block selection gate transistor in a NAND type flash memory.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリにおいて、ブロック選択ゲートトランジスタに隣接するＷＬ端セルのビットエラーをより多く救済できるようにする。 - 特許庁

To provide a semiconductor device which can reduce the resistance of a bit line diffusion layer without exerting effects upon the transistor characteristics of flat cell type memory cells and a method of manufacturing the device.例文帳に追加

フラットセル型メモリセルのトランジスタ特性に影響をあたえず、ビット線拡散層抵抗を低減する半導体装置及びその製造方法の提供。 - 特許庁

The user can type input to a window when he has its `w' bit set and no other user obtains a writelock for this window. 例文帳に追加

あるウィンドウに対して `w' ビットが設定されており、他のユーザがそのウィンドウの書き込みロックを取得していないとき、ユーザはそのウィンドウへの入力を行える。 - JM

A ΣΔAD converter type error amplifier 10 is equipped with a computer 20, an integrator 21, a one-bit quantizer 22, a D/A converter 23, and the first counter 24.例文帳に追加

ΣΔＡＤ変換器型誤差増幅器１０は、演算器２０、積分器２１、１ビット量子化器２２、Ｄ／Ａ変換器２３、第１カウンタ２４を備える。 - 特許庁

A P channel type amplifier P_chAMP1 and memory cells constituting a memory cell array MCA1 are connected to the pair of bit lines BL1 and XBL1.例文帳に追加

ビット線対ＢＬ１及びＸＢＬ１には、Ｐチャネル型アンプＰ_ｃｈＡＭＰ１と、メモリセルアレイＭＣＡ１を構成するメモリセルとが接続されている。 - 特許庁

According to this configuration, a leaking magnetic field is attenuated by a plurality of Type-2 superconductor layers bit by bit and not allowed to leak to the outside even if a magnetic field having a strength over the lower critical magnetic field HC1 of the Type-2 superconductor is transmitted to the core.例文帳に追加

すなわち、芯材３１の外側に複数の第二種超伝導体層３２、３３を設けることにより、その第二種超伝導体の下部臨界磁界Ｈ_C1以上の強さを有する磁界が芯材に伝達されても、漏洩する磁界を複数の第二種超伝導体層で順次減衰させて外部へ漏洩させない。 - 特許庁

The storage device further comprises a P-type dense impurity concentration region 332a formed in the P-type well region 332 becoming a third bit line in such a manner that the impurity concentration region 332a is interposed between P-type thin impurity concentration regions 332b and 332c.例文帳に追加

第３ビット線となるＰ型のウェル領域３３２内には、Ｐ型の不純物濃度が濃い領域３３２ａを形成し、さらにＰ型の不純物濃度の濃い領域３３２ａはＰ型の不純物濃度の薄い領域３３２ｂ，３３２ｃで挟まれている。 - 特許庁

The current limiting circuit 40 is constituted of a 6-bit current addition type D/A converter 45 connected to a PLC 204 and 6 resistor arrays in series with the current addition type D/A converter 45.例文帳に追加

電流制限回路４０は、ＰＬＣ２０４に接続された６ビット電流加算形Ｄ／Ａコンバータ４５と、電流加算形Ｄ／Ａコンバータ４５に直列に接続された６本の抵抗アレイとで構成されている。 - 特許庁

To monitor degradation in the quality of optical signals such as noise degradation and waveform distortion by a single circuit regardless of the bit rate of a signal to be measured, type of the signal, and type of demodulation and to improve accuracy in evaluating quality.例文帳に追加

被測定信号のビットレート、信号形式および変調形式によらずに単一の回路で雑音劣化や波形歪みなどの光信号品質劣化を監視でき、品質評価精度を向上させる。 - 特許庁

An access transistor provided between a storage node and a bit line is a P-channel MOS transistor composed of P-type impurity regions 202 and 204 formed within an N-type well 254 and a gate electrode 218.例文帳に追加

記憶ノードとビット線との間に設けられるアクセストランジスタは、Ｎ型ウェル２５４内に形成されるＰ型の不純物領域２０２，２０４およびゲート電極２１８で構成されるＰチャネルＭＯＳトランジスタからなる。 - 特許庁

In this manner, by utilizing the boundary of the gate trench 104, the source/drain regions at the side of a bit line composed of the high-concentration p-type diffusion layer 108 and the high-concentration n-type diffusion layer 109 are formed in a self-alignment manner.例文帳に追加

このように、ゲートトレンチ１０４の境界を利用して、高濃度Ｐ型拡散層１０８及び高濃度Ｎ型拡散層１０９で構成されたビット線側のソース／ドレイン領域をセルフアラインにより形成する。 - 特許庁

In the ring bit of the rotary blow type excavator, arrangement intervals of the outward projected edges 21 and the inward projected edges 22 formed in the front end face of the ring bit 2 at an interval in the circumferential direction is slightly changed to make at least partial part as non-regular intervals.例文帳に追加

回転打撃型掘削装置のリングビットにおいて、リングビット２の先端面に円周方向に間隔をあけて形成した外向き突起刃２１及び内向き突起刃２２の配置間隔を僅かに変えて少なくとも一部を非等間隔にした。 - 特許庁

Bit line electric charges or a voltage is measured by comparing the bit line voltage and a series of reference voltages in a comparator type sense amplifier 130 and a reference voltage generator 140 employing the reading of electric charges from an FeRAM cell 110.例文帳に追加

比較器タイプのセンス増幅器１３０と基準電圧発生器１４０とが、ＦｅＲＡＭセル１１０からの電荷の読み出しを用いてビットライン電荷または電圧を、ビットライン電圧と一連の基準電圧とを比較することにより測定する。 - 特許庁

To provide a PLC of building block type less affected by a bit-to-bit skew, a stroke, ground bound and the like, and adopting a communication system capable of precluding transfer performance from getting worse even by an increase in the number of connection modules.例文帳に追加

ビット間スキュー、クロストーク、グランドバウンス等の影響を受けることが少なく、しかも接続モジュール台数の増加によっても、転送性能が低下することがないようにした通信方式を採用するビルディングブロック型のＰＬＣを提供する。 - 特許庁

At precharging, in a first circuit constituted of a P-type transistor 3 whose one edge is connected with a power supply voltage VDD, and whose other edge is diode-connected with bit wires bit1 to 3, the voltages of the bit wires bit1 to 3 are made close to a prescribed first voltage.例文帳に追加

プリチャージ動作時、一端を電源電圧ＶＤＤに、他端をビット線ｂｉｔ１〜３にダイオード接続されたＰ型のトランジスタ３からなる第１の回路は、ビット線ｂｉｔ１〜３の電圧を所定の第１の電圧に近づける。 - 特許庁

In quantum cipher based communication processing, bit information is set to a quantum state for each of 2π/M integer multiples transmitted by a transmitting side according to the type of measurement that a receiving side has performed, the bit information is shared between the data transmitting and receiving sides, and the shared bit information is applied as constitutive data of a private key, for example.例文帳に追加

量子暗号に基づく通信処理において、受信側が行った測定の種類に従って、送信側の送信した２π／Ｍの整数倍各々に対する量子状態に対してビット情報を設定し、これらをデータ送受信側で共有し、共有されたビット情報を例えば秘密鍵の構成データとして適用する。 - 特許庁

When simulating how a color of P-type color sense is seen, a CMYK converter 303 converts the bit map image of an LMS signal to a CY signal having two colors.例文帳に追加

Ｐ型色覚の色の見え方をシミュレートする場合には、ＣＭＹＫ変換部３０３は、ＬＭＳ信号からなるビットマップイメージを、２色のＣＹ信号に変換する。 - 特許庁

When a normal type is currently set (S12: Yes), whether a bit train (digital signal) is modulated in an analog signal of a left channel is detected (S13).例文帳に追加

現在設定されているタイプがノーマルである場合は（Ｓ１２：Ｙｅｓ）、左チャネルのアナログ信号に、ビット列（デジタル信号）が変調されているか否かを検出する（Ｓ１３）。 - 特許庁

The three-dimensional cross-point type variable resistance memory array has a current detector 32, connected with a bit line to read memory bits of a memory cell 30 and is configured as a multi-layer memory array.例文帳に追加

３次元クロスポイント型可変抵抗メモリアレイは、メモリセル３０の記憶ビットを読み出すビット線と接続する電流検知器３２を備え、多層メモリアレイとして構成される。 - 特許庁

The well region 332 is isolated in a band-like state by an element isolation region 316 and the N-type deep well region 331, and functioned as bit lines.例文帳に追加

Ｐ型の浅いウェル領域３３２は素子分離領域３１６およびＮ型の深いウェル領域３３１によって帯状に分離され、ビット線として機能する。 - 特許庁

To realize an electric charge transfer type amplifier of a 1/2 Vcc pre-charge system, in which a bit line is pre-charged with a potential that is a half of the power source voltage to prevent increasing circuit scale.例文帳に追加

回路規模の増大を防止して電源電圧の１／２の電位でビット線をプリチャージする１／２Ｖccプリチャージ方式の電荷転送型アンプを実現する。 - 特許庁

In a p-type well 3 formed on a semiconductor substrate 100, an element isolation insulation film 4 is embedded in trenches 3 formed along the longitudinal direction of a bit line BL.例文帳に追加

半導体基板１００上に形成されるｐ型ウェル２には、ビット線ＢＬの長手方向に沿って形成されたトレンチ３に素子分離絶縁膜４が埋め込まれている。 - 特許庁

When introducing n-type impurities, since the p-n junction diode will not be formed, a current can flow, from the bit line 19 to the source line 17a through conduction of the transistor.例文帳に追加

ｎ型の不純物が導入される場合にはｐｎ接合ダイオードが形成されないので、トランジスタの導通によりビット線１９からソース線１７ａへ電流が流れる。 - 特許庁

To provide a semiconductor memory of a semi-custom system that is a dual operation type by bank division using bit line separation and can change the bank capacity easily.例文帳に追加

ビット線分離を利用したバンク分割によるデュアルオペレーション型であって、バンク容量の変更が容易にできるセミカスタム方式の半導体記憶装置を提供する。 - 特許庁

To provide a DRAM device having twist type bit line architecture in which a redundant row consisting of memory cells can be effectively used when a memory cell row has a defect.例文帳に追加

メモリセル行が欠陥を有する場合にメモリセルからなる冗長行を効果的に使用することが可能なツイスト型ビット線アーキテクチャを有するＤＲＡＭ装置を提供する。 - 特許庁

The height correction section corrects the height of the cutting edge of the router bit 43 and the height of the workpiece 100, based on the measurement results of the contact type displacement gauge 7 and the laser displacement gauge 8.例文帳に追加

高さ補正部は、接触式変位計７とレーザ変位計８の計測結果に基づいて、ルータビット４３の刃先と被加工物１００との高さを補正する。 - 特許庁

APPARATUS AND METHOD FOR USING COMPLETELY CONFIGURABLE MEMORY MULTI-STAGE PIPELINE LOGIC AND EMBEDDED TYPE PROCESSOR TO REALIZE MULTI-BIT TRIE ALGORITHM NETWORK SEARCH ENGINE例文帳に追加

マルチビットトライアルゴリズムネットワーク検索エンジンを実現するために完全に形態特定可能なメモリ多段パイプライン論理及び埋込型プロセッサを使用する装置及び方法 - 特許庁

To provide a latch type sense amplifier circuit which is hardly affected by dispersion of elements and which can detect insufficient potential difference between bit lines if any.例文帳に追加

素子ばらつきの影響を受けにくく、ビット線対間の電位差が不十分である場合にそのことを検出することができるラッチ型センスアンプ回路を提供する。 - 特許庁

BIT LINE CONTROL DECODER CIRCUIT, VIRTUAL GROUND TYPE NONVOLATILE SEMICONDUCTOR MEMORY PROVIDED WITH IT, AND READ-OUT METHOD FOR VIRTUAL GROUND NONVOLATILE SEMICONDUCTOR MEMORY例文帳に追加

ビット線制御デコーダ回路およびそれを備えた仮想接地型不揮発性半導体記憶装置並びに仮想接地型不揮発性半導体記憶装置のデータ読み出し方法 - 特許庁

To provide a semiconductor memory device provided with a sense amplifier of a current detection type which prevents excessive initial current from being made to flow in initial charging of bit lines.例文帳に追加

ビット線の初期充電時に過大な初期電流が流れるのを防止するこてができる電流検知型のセンスアンプを備えた半導体記憶装置を提供する。 - 特許庁

To prevent a shaft from being damaged or broken by a load such as an impact force or a turning force acting during excavation to an excavating tool equipped with an expansion and shrinkage type bit.例文帳に追加

拡縮径式のビットを備えた掘削工具において、掘削時に作用する回転力による荷重や打撃力による荷重に対して軸部の破損や折損等を防ぐ。 - 特許庁

To provide a so-called NAND-type MONOS memory device in which data can be optionally written in or erased from one of memory transistors by the bit.例文帳に追加

いわゆるＮＡＮＤ型ＭＯＮＯＳメモリデバイスにおいて、１つのメモリトランジスタに対するデータの書き込みと消去をビット単位で任意に行うことを可能にする。 - 特許庁

An output of a ΔΣ type A/D converter 201 is formed into address bit sequence by an address decoder, so that multiplication in a digital filter 206 is performed by a conversion table 212.例文帳に追加

△Σ型Ａ／Ｄ変換器２０１の出力をアドレスデコーダ２０５でアドレスビット列に形成し、ディジタルフィルタ２０６での乗算を変換テーブル２１２で行うようにした。 - 特許庁