「Cache memory」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

A processing device includes: a main memory; a CPU cache for holding process data during execution in a program in the main memory; and a dump output unit for recording the process data in the CPU cache in an auxiliary storage device as dump data.例文帳に追加

処理装置は、メインメモリと、メインメモリ内のプログラムのうち、実行中のプロセスデータを保持するＣＰＵキャッシュと、ダンプデータとして、ＣＰＵキャッシュ内のプロセスデータを補助記憶装置に記録するダンプ出力部と、を含む。 - 特許庁

To form a further larger free space than by simply evicting image data not in use from a cache memory when a storage area for image data of a document element is to be secured in the cache memory.例文帳に追加

文書要素の画像データのための記憶領域をキャッシュメモリ内に確保する際に、使用中でない画像データをキャッシュメモリから追い出すだけよりも更に多くの空き容量を作ることができるようにする。 - 特許庁

A file whose size is small is fetched from a server device 2, and overwritten in the already stored file of a cache memory so that the dead capacity of the cache memory can be increased at the time of playing a game in a portable telephone 1.例文帳に追加

携帯電話１でゲームを行う場合、キャッシュメモリの空き容量を増大させるため、既に格納されているキャッシュメモリのファイルに対し、サイズの小さいファイルをサーバ装置２から取り込み上書きする。 - 特許庁

To provide a cache memory system and a control method for WAY prediction of a cache memory, which reduce failures of WAY prediction by WAY prediction not using address matching and is capable of preventing malfunction of the system.例文帳に追加

アドレスマッチングを用いないＷＡＹ予測により、ＷＡＹ予測の失敗を減らし、システムの誤動作を防ぐことができるキャッシュメモリシステム及びキャッシュメモリのＷＡＹ予測の制御方法を提供すること。 - 特許庁

A refiling instruction for detecting a refiling range to be transferred to a cache memory by a target program and instructing the transfer of the detected refiling range to the cache memory is embeded in the target program.例文帳に追加

キャッシュメモリへの転送を行うリフィル範囲を対象プログラムにおいて検出し、検出された前記リフィル範囲を前記キャッシュメモリに転送することを指示するリフィル命令を前記対象プログラム中に埋め込む。 - 特許庁

In the case of a cache mistake, if the address information of the data written in the cache memory 11 has registered already in the RPAM 15, the data written in the cache memory 11 are set as data out of the conversion object, and address information about the data set to be out of the conversion object is deleted from the RPAM 15.例文帳に追加

キャッシュミス時に、キャッシュメモリ１１に書き込まれたデータのアドレス情報がＲＰＡＭ１５に登録されていれば、キャッシュメモリ１１に書き込まれたデータを置換対象外のデータに設定し、この置換対象外に設定されたデータのアドレス情報をＲＰＡＭ１５から削除する。 - 特許庁

In the case that the dividend and the divisor respectively corresponding to the Y operand and the Z operand are not stored in the cache memory 3, the cache control circuit 2 stores an arithmetic result by the division arithmetic circuit 1 as the quotient in the cache memory 3 corresponding to the dividend and the divisor.例文帳に追加

キャッシュ制御回路２は、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されていない場合には、除算演算回路１による演算結果を商として、当該被除数、除数と対応付けてキャッシュメモリ３に記憶させる。 - 特許庁

Consequently, when data specified with the same address are shared among a plurality of cache memories, the data can be made ineffective in the cache memory other than cache memory corresponding to the processor including the address in its responsible area, thereby the sharing rate of data can be lowered.例文帳に追加

それゆえに、複数キャッシュメモリ間において、同一アドレスで指定されるデータが共有されている場合には、該アドレスを自己の責任領域に含むプロセッサに対応のキャッシュメモリを除く他のキャッシュメモリにおいて該データを無効にできるから、データの共有率を低くできる。 - 特許庁

The data reproducing section comprises a data cache section receiving a state change notice, e.g. end of starting application, to release a cache of such memory amount as being used by that application when it is started and to secure the cache of that memory amount again when the application is ended, thus caching the data.例文帳に追加

データ再生部はデータキャッシュ部を備え、データキャッシュ部は、アプリケーションの起動終了など状態変化通知を受けて、アプリケーション起動時にはそのアプリケーションが使用するメモリ量分のキャッシュを解放し、終了時にはそのメモリ量分のキャッシュを再度確保し、データのキャッシュを行う。 - 特許庁

In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.例文帳に追加

不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁

When the data supposed to be successively read are stored in a cache, these data are stored in a pre-read cache part 30, and when the data supposed to be successively read are not stored in the cache, these data are read from a main memory 7 and stored in the look-ahead cache part 30.例文帳に追加

そして、引き続いて読み出されると予想されるデータがキャッシュに記憶されている場合、そのデータを先読みキャッシュ部３０に記憶し、引き続いて読み出されると予想されるデータがキャッシュに記憶されていない場合、そのデータをメインメモリ７から読み出し、先読みキャッシュ部３０に記憶する。 - 特許庁

The method comprises: a step 305 of requesting two cache lines from a tiled memory for one tiled-X cache read request without fragmenting the tiled-X cache read request; and a step 325 of returning data associated with the two requested cache lines.例文帳に追加

一つのタイル式X方式キャッシュ読み取り要求について、そのタイル式X方式キャッシュ読み取り要求を分解することなくタイル式メモリから二つのキャッシュ・ラインを要求する段階３０５と、二つの要求されたキャッシュ・ラインに関連付けられたデータを返す段階３２５とを含む。 - 特許庁

When the data expected to be read subsequently is stored in the cache, it is stored in a look-ahead cache part 20; when it is not stored in the cache, it is read from an external memory and stored in the look-ahead cache part 20.例文帳に追加

そして、引き続いて読み出されると予想されるデータがキャッシュに記憶されている場合、そのデータを先読みキャッシュ部２０に記憶し、引き続いて読み出されると予想されるデータがキャッシュに記憶されていない場合、そのデータを外部メモリから読み出し、先読みキャッシュ部２０に記憶する。 - 特許庁

A driver for controlling writing to the secondary storage device is disposed in a lower order than a file system 203, to redirect data to be written to the secondary storage device 109 to a memory 110 as a primary cache and a cache data file on a networked 103 cache server 102 as a secondary cache.例文帳に追加

ファイルシステム２０３の下位に２次記憶装置書込み制御ドライバ１０８を配置し、２次記憶装置１０９への書込みに対して、メモリ１１０を１次キャッシュ、ネットワーク１０３先のキャッシュサーバ１０２上のキャッシュデータファイルを２次キャッシュとして書込みをリダイレクトする。 - 特許庁

Besides, address and tag information showing the address on a shared memory 400 and the state of the data held on the cache memories 120 and 220 inside respective processors 100 and 200 is held just by cache capacity for the unit of a cache line in processor cache tag tables 350 and 351.例文帳に追加

また、各プロセッサ１００，２００の内部のキャッシュ・メモリ１２０，２２０に共有メモリ４００上のどのアドレスのデータがどのような状態で保持されているかを示すアドレスおよびタグ情報を、プロセッサ・キャッシュ・タグ・テーブル３５０，３５１にキャッシュ容量分だけキャッシュ・ライン単位で保持する。 - 特許庁

A main storage device is made to read a target program 3, and a cache line information generation part 5a is configured, and cache line information 6a having memory address information and symbol information in the functions of the target program 3 on a cache line is displayed as well as cache performance information 6b.例文帳に追加

ターゲットプログラム３を主記憶装置に読み込ませ、キャッシュライン情報生成部５ａが構成されるために、キャッシュ性能情報６ｂとともに、キャッシュライン上のターゲットプログラム３の関数におけるメモリアドレス情報とシンボル情報とを有するキャッシュライン情報６ａが表示される。 - 特許庁

The contents of a data cache need to be written back to a main memory temporarily and taken in an instruction cache again, by automatically detecting whether data that the processor writes being present in the instruction cache or instructions for cache control need to be executed by a program before.例文帳に追加

従来は、プロセッサが書き込んだデータが命令キャッシュに存在するかどうかを自動検出して、データ・キャッシュの内容を一旦メイン・メモリに書き戻してから改めて命令キャッシュに取り込むか、又は、キャッシュ制御のための命令をプログラムが実行する必要があった。 - 特許庁

A specific address area of a cache address area is set in a non-cache area setting register (4) with an area setting valid bit to a cache memory (8), when the specific address area is accessed by a CPU core (1) and when a corresponding area is set in the non-cache area by the area setting valid bit, an external memory is accessed.例文帳に追加

キャッシュメモリ（８）に対し、キャッシュアドレス領域の特定のアドレス領域を非キャッシュ領域設定レジスタ（４）に領域設定有効ビットともに設定し、この特定アドレス領域がＣＰＵコア（１）によりアクセスされたとき、対応の領域が非キャッシュ領域に領域設定有効ビットにより設定されているときには、外部のメモリに対しアクセスする。 - 特許庁

This cache storage device is provided with a cache memory 31 for storing a part of data consisting plural data blocks for every data block and a cache control part 21 for controlling whether storage data stored in the cache memory 31 is to be updated or not in accordance with a hit rate obtained in respective cycles with the prescribed number of the update operations of the data blocks as one cycle.例文帳に追加

複数のデータブロックからなるデータの一部を前記データブロック毎に格納するキャッシュメモリ３１と、前記データブロックの所定数の更新動作を１サイクルとして各サイクルで求められるヒット率に応じて前記キャッシュメモリに格納されている格納データを更新するか否かを制御するキャッシュ制御部２１とを備えている。 - 特許庁

The memory 11 comprises a volatile semiconductor memory, or the like, and stores data, a program, and the like, and has a temporary storage buffer in the hard disk drive 12 or a cache memory function.例文帳に追加

メモリ１１は、揮発性の半導体メモリなどからなり、データやプログラムなどを記憶するとともに、ハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を有する。 - 特許庁

In addition to a multi-frame memory (external memory) FrmMem for storing reference pixel data of a plurality of reference pictures, a cache memory CacheMem for storing the reference pictures is provided.例文帳に追加

複数枚の参照ピクチャの参照画素データを記憶するマルチフレームメモリ（外部メモリ）ＦｒｍＭｅｍに加えて、参照ピクチャを格納するためのキャッシュメモリＣａｃｈｅＭｅｍが備えられる。 - 特許庁

If the memory 7 is Full when caching in the memory 7, a cache out determining unit 12 deletes contents whose validity date has expired from the memory 7 and the storage unit 6.例文帳に追加

メモリ７にキャッシュインする時にメモリ７がＦｕｌｌであった場合、キャッシュアウト判定装置１２が、まず、有効期限が既に経過しているコンテンツをメモリ７およびストア装置６から削除する。 - 特許庁

To provide a semiconductor memory which comprises a plurality of semiconductor memory chips and semiconductor cache memory chips, and which attempts to reduce its size and enhances a working speed and a heat dissipation characteristic.例文帳に追加

複数の半導体メモリチップと半導体キャッシュメモリチップとを具える半導体記憶装置において、その小型化を図るとともに、動作速度及び放熱特性を向上させる。 - 特許庁

In order to reduce access latency for data from other nodes, a portion of the remote system memory is allocated as a remote memory cache containing data corresponding to data resident in the home system memory.例文帳に追加

他のノードからのデータのアクセス待ち時間を低減するために、リモート・システム・メモリの一部が、ホーム・システム・メモリに内在するデータに対応するデータを含むリモート・メモリ・キャッシュとして割当てられる。 - 特許庁

In response to receiving an initialization operation from an associated processor core that indicates a target memory block to be initialized, a cache memory determines a coherency state of the target memory block.例文帳に追加

初期設定すべきターゲット・メモリ・ブロックを示す関連プロセッサ・コアからの初期設定動作を受信したことに応答して、キャッシュ・メモリはターゲット・メモリ・ブロックのコヒーレンス状態を決定する。 - 特許庁

To prevent a reduction in processing efficiency in data transfer between a memory device and a local memory without a processor by processing for ensuring the coherency between a memory device out of the processor and a cache memory of the processor.例文帳に追加

プロセッサ外部のメモリデバイスとプロセッサのキャッシュメモリとのコヒーレンシを保証させる処理により、メモリデバイスとローカルメモリとの間でプロセッサを介さずにデータ転送を行う際の処理効率が低下する事態を防止すること。 - 特許庁

To reduce power consumption by such a way that stored data of a memory cell is not transferred to the other memory, as to a semiconductor memory such as a cache memory incorporated in a microprocessor.例文帳に追加

マイクロプロセッサに搭載されるキャッシュメモリなどに適用して好適な半導体メモリに関し、メモリセルの記憶データの他のメモリへの転送という処理を要せず、低消費電力化を図ることができるようにする。 - 特許庁

When an instruction has a preliminary field, the instruction is stored in an instruction cache memory 101 from a memory 106 in such a manner that information created by predecoding the instruction code of the instruction using a predecoding computing element 100 is stored in the area of the instruction cache memory corresponding to the preliminary field.例文帳に追加

命令が予備フィールドを持つ場合に、命令をメモリ（１０６）から命令キャッシュメモリ（１０１）にストアする際、その命令の命令コードをプリデコード・演算器（１００）でプリデコードして生成した情報を命令キャッシュメモリの予備フィールド対応領域に格納する。 - 特許庁

A conditional branching discrimination part 1 for judging that an instruction read from an external memory or a cache memory is a conditional branching instruction for program debugging is provided inside this data processor, and in the case that the decided result is the conditional branching instruction, a conditional branching instruction detection result signal for generating a cache memory error is reported to the built-in cache memory 3.例文帳に追加

データ処理装置内にプログラムデバッグ用として、外部メモリまたはキャッシュメモリから読み込まれた命令が条件分岐命令であることを判定する条件分岐判別部１を持たせ、その判定結果が条件分岐命令であった場合には、内蔵しているキャッシュメモリ３に対してキャッシュメモリミスを発生させるための条件分岐命令検出結果信号を通知する。 - 特許庁

At least one processor 502 is capable of operating as a general purpose processor when the convertible cache is operated in the cache mode, and as a processor of an intelligent peripheral when the convertible cache is operated in the local memory mode.例文帳に追加

少なくとも１つのプロセッサ５０２は、転換キャッシュがキャッシュモードで動作するとき、汎用プロセッサとして、および関連する転換キャッシュ５０８がローカルメモリモードで動作するとき、インテリジェント・ペリフェラルのプロセッサとして動作可能である。 - 特許庁

To achieve a higher speed in printing by raising the hit ratio of a cache memory and to reduce the memory consumption amount by reducing the number of basic graphic data to be drawn.例文帳に追加

メモリキャッシュのヒット率を上げて印刷を高速にするとともに、描画する基本図形データの個数を減らしてメモリ消費量を少なくする。 - 特許庁

When loop data are read from the external memory 10 to the cache memory 11, the loop data are continuously read by automatically returning to a starting point at the termination.例文帳に追加

外部メモリー１０からキャッシュメモリー１１にループ型データを読み出す際に、終端において自動的に始点に戻り、連続してループ型データを読み出す。 - 特許庁

The cache memory functions as a shared FIFO memory when used for communication between the processors in a multi-processor system, and data that have been used are deleted automatically.例文帳に追加

このキャッシュメモリをマルチプロセッサシステムにおけるプロセッサ間通信に利用すると、共有ＦＩＦＯとして機能し、使用済データは自動的に削除される。 - 特許庁

A cache memory configured by, for example, a flash memory for the data to be recorded to or reproduced from the HDD is provided not on the HDD side but on the ODD side.例文帳に追加

ＨＤＤに対して記録再生するデータのための、例えばフラッシュメモリによるキャッシュメモリをＨＤＤ側ではなく、ＯＤＤ側に設ける。 - 特許庁

A divided block length calculation part 140 determines a divided block length by which a memory size not exceeding a cache size can be obtained by using the memory size calculation formula.例文帳に追加

分割ブロック長計算部１４０は，メモリサイズの計算式を用いて，キャッシュサイズを超えないメモリサイズが得られる分割ブロック長を決定する。 - 特許庁

Compressed data is stored in the cache memory 100 from a main memory 300, and the capacity of decompressed data corresponding to the compressed data is calculated (step S002).例文帳に追加

メインメモリ３００からキャッシュメモリ１００に圧縮データが格納され、該圧縮データに対応する伸長データの容量が算出される（ステップＳ００２）。 - 特許庁

The communication unit is provided with a bus master function, and provided with a cache memory 12d for storing and holding IO data stored in a memory 13d of the input/output unit.例文帳に追加

通信ユニットは、バスマスタ機能を持ち、入出力ユニットのメモリ１３ｄに格納されるＩＯデータを記憶保持するキャッシュメモリ１２ｄを有する。 - 特許庁

To arbitrarily set a data unit exchanged between a nonvolatile memory and this device for data capacity of a cache memory for improving a hit rate.例文帳に追加

ヒット率向上のために、キャッシュメモリのデータ容量に対して、不揮発性メモリとの間で取り交わすデータ単位を任意に設定できるようにする。 - 特許庁

To provide a method and apparatus for preserving memory ordering in interconnection based on a cache coherent link in light of partial and non-coherent memory accesses.例文帳に追加

部分的且つ非コヒーレントなメモリアクセスの観点からキャッシュ・コヒーレンス・リンクに基づく相互接続でメモリ順序付けを保つ方法及び装置を提供する。 - 特許庁

To provide a device and a method for information processing which suppress memory capacity small and use a free memory area as a cache area for EPG.例文帳に追加

メモリ容量を抑えて、空きメモリ領域をEPGのキャッシュ領域として利用する情報処理装置及び情報処理方法を提供すること。 - 特許庁

To effectively utilize memory capacity of a routing table (cache memory) provided with each channel interface of a communication node device and to improve the retrieval hit rate of routing information.例文帳に追加

通信ノード装置の各回線インタフェースに設けられたルーティングテーブル（キャッシュメモリ）のメモリ容量有効活用とルーティング情報の検索ヒット率の向上。 - 特許庁

When pages are remapped to new virtual-memory addresses, most memory-management hardware requires that the hardware address-translation cache be purged selectively. 例文帳に追加

ページが新しい仮想メモリアドレスに再マッピングされる際、ほとんどのメモリ管理ハードウェアでは、ハードウェアアドレス変換キャッシュの一部を破棄する必要があります。 - FreeBSD

A multiprocessor data processing system includes at least first and second coherency domains, where the first coherency domain includes a system memory and a cache memory.例文帳に追加

マルチプロセッサ・データ処理システムは、少なくとも第１コヒーレンシ・ドメインおよび第２コヒーレンシ・ドメインを含み、第１コヒーレンシ・ドメインはシステム・メモリおよびキャッシュ・メモリを含む。 - 特許庁

The RIP unit 120 does not register created image data on the cache memory 140 when receiving the second response.例文帳に追加

ＲＩＰ部１２０は、第２の応答を受けた場合、作成した画像データをキャッシュメモリ１４０に登録しない。 - 特許庁

To increase processing speed of an information processor provided with a cache memory used by a CPU.例文帳に追加

ＣＰＵにより使用されるキャッシュメモリを設けてなる情報処理装置に関し、処理速度の高速化を図る。 - 特許庁