「Cache memory」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The file system 21 for the SAN is provided with a cache access mechanism 29 for performing access to the cache mechanism 24 of the network file system 27 and a data transfer function 10 of transferring data read and written in the disk device through the SAN from the memory area 25 for input/output to the memory area 25 for cache by using the cache mechanism 24.例文帳に追加

ＳＡＮ用ファイルシステム２１は、ネットワークファイルシステム２７のキャッシュ機構２４にアクセスするキャッシュアクセス機構２９と、そのキャッシュ機構２４を用いて、ＳＡＮ経由でディスク装置に対して読み書きされたデータを入出力用メモリ領域２５からキャッシュ用メモリ領域２５に転送するデータ転送機能１０とを備える。 - 特許庁

As a control mode, a mode for inhibiting the discharge of specified data held in the cache memory 11 and a mode for discharging the data held in the cache memory 11 with an ordinary method are provided.例文帳に追加

制御モードとしては、キャッシュメモリ１１で保持される特定のデータの追い出しを禁止するモードと、キャッシュメモリ１１で保持されるデータを通常の方法で追い出すモードとが設けられている。 - 特許庁

To provide a memory device capable of attaining speed-up of processing by reduction in access to an auxiliary memory device and protection of data to power supply interruption, and to provide a cache control method and a cache control program.例文帳に追加

補助記憶装置へのアクセス低減による処理の高速化と、電源断に対するデータ保護を図ることができるメモリ装置、キャッシュ制御方法、およびキャッシュ制御プログラムを提供する。 - 特許庁

A flash memory control part 13 writes, for a given period, cache data into the flash memory 3 when an empty cache page is depleted or with a data synchronization request from the FAT file system part 11 as a turning point.例文帳に追加

フラッシュメモリ制御部１３は一定周期、空きキャッシュページ枯渇時またはＦＡＴファイルシステム部１１からのデータ同期要求を契機に、フラッシュメモリ３へのキャッシュデータの書出しを行う。 - 特許庁

A hit rate of the cache memory is also enhanced to quicken the reading, by adding a priority and a protection flag to an area indicated and read by the read-ahead command to control efficiently the cache memory.例文帳に追加

また、先読みコマンドで指示されて読み出した領域に優先度や保護フラグを付加してキャッシュメモリを効率的に管理することにより、キャッシュメモリのヒット率を向上させ読み出しを高速化する。 - 特許庁

A core ID-RAM 203 stores core ID for identifying the request source of a memory access request in association with each cache way of a cache block specified by a memory access request 708.例文帳に追加

コアＩＤ・ＲＡＭ２０３は、メモリアクセス要求７０８により特定されるキャッシュブロックの各キャッシュウェイに対応させて、メモリアクセス要求の要求元を識別するためのコアＩＤを記憶する。 - 特許庁

To provide a cache memory capable of efficiently realizing improvement in performance and reduction in power consumption in cache memory control of a mechanism capable of dynamically controlling a capacity to be operated, and a control method thereof.例文帳に追加

動作させる容量を動的に制御可能な機構のキャッシュメモリ制御において性能向上と消費電力低減を効率良く両立させたキャッシュメモリ、およびその制御方法を提供する。 - 特許庁

When the data on the pixel shown by the selection address are stored in the cache memory, data stored in a plurality of areas of the cache memory are received, and are written into the area selected by a selection signal.例文帳に追加

選択アドレスが示す画素のデータがキャッシュメモリに格納されているとき、キャッシュメモリの複数の領域に格納されているデータを受け取り、選択信号が選択する領域に書き込む。 - 特許庁

Based on indication of the mask, the computing entity transmits snoop requests, associated with the memory address, to only those cache agents identified by the mask as cache agents that can receive a snoop request associated with the memory address.例文帳に追加

マスクの指定に基づき、コンピューティングエンティティは、あるメモリアドレスに対するスヌープ要求を、マスクによって指定された、そのメモリアドレスに対するスヌープ要求を受信可能なキャッシュエージェントだけに送信する。 - 特許庁

When a failure is generated in the disk controller part 1041, data which are not written in a disk among the data duplicated to the cache memory 1072 are transferred to another cache memory (for example, 1073).例文帳に追加

ディスクコントローラ部１０４１に障害が発生すると、キャッシュメモリ１０７２に複製されているデータのうちディスクに書き込まれていないデータを、更に他のキャッシュメモリ（例えば、１０７３）に転送する。 - 特許庁

A cache memory controls access to the cache memory 120 from a plurality of application groups 100 and 101 having different address ranges where access is allowed, and interrupts access to an unauthorized address.例文帳に追加

本発明は、アクセスが許可されるアドレス範囲が異なる複数のアプリケーション群１００、１０１からキャッシュメモリ１２０へのアクセスを制御し、不正アドレスへのアクセスを遮断するキャッシュメモリである。 - 特許庁

In this computer system for constructing a kernel, a symbol constituting a kernel module is arranged in a cache line of a cache memory 30 on the basis of the memory reference frequency to a main storage device 40 of the symbol.例文帳に追加

カーネルの構築を実行するコンピュータシステムにおいて、カーネルモジュールを構成するシンボルを、シンボルの主記憶装置４０へのメモリ参照頻度に基づいて、キャッシュメモリ３０のキャッシュライン内に配置する。 - 特許庁

To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.例文帳に追加

プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁

A memory access determination circuit includes a counter 1 that counts a value based on a first value of change, and a control unit 2 that makes a cache determination of the cache memory 6 based on an address corresponding to an output of the counter 1.例文帳に追加

第１の変化値に基づいて値をカウントするカウンタ１と、カウンタ１の出力に対応するアドレスに基づいて、キャッシュメモリ６におけるキャッシュ判定をする制御部２と、を有する。 - 特許庁

When the registers are continuously restored from the stack, the memory control device forcibly clears a dirty bit on a hit cache entry simultaneously with the reading of data from the cache memory by the processor core.例文帳に追加

又メモリ制御装置はスタックからの連続的なレジスタ復帰時に、プロセッサコアがキャッシュメモリからデータを読出すと同時に、ヒットしたキャッシュエントリ上のダーティビットを強制的にクリアすることを実現する。 - 特許庁

If address information of the data ejected from the cache memory 11 has not registered yet in the RPAM 15, the address information of the data ejected from the cache memory 11 is registered in the RPAM 15.例文帳に追加

キャッシュミス時に、キャッシュメモリ１１から追い出されたデータのアドレス情報がＲＰＡＭ１５に未登録であれば、キャッシュメモリ１１から追い出されたデータのアドレス情報をＲＰＡＭ１５に登録する。 - 特許庁

To enhance effectiveness of a cache memory by facilitating re- recording of data excluded from the cache memory or data invalidated by an invalidation request from another processor.例文帳に追加

キャッシュメモリから追い出されたデータあるいは他プロセッサからの無効化要求により無効化されたデータについて、キャッシュメモリへ再び記録することを容易にすることにより、キャッシュメモリの有効性を高める。 - 特許庁

To provide a cache memory device which reduces power consumption due to access to a memory and allows for exclusive access, and also provide a processing method thereof.例文帳に追加

メモリアクセスに起因した電力消費を低減し、排他的アクセスを可能とするキャッシュメモリ装置および処理方法を提供する。 - 特許庁

The programmable mask (26) is indicative of, for at least one memory address, those cache agents that can receive a snoop request associated with a memory address.例文帳に追加

プログラマブルマスク(26)は、少なくとも１つのメモリアドレスに関し、該メモリアドレスに対するスヌープ要求を受信可能なキャッシュエージェントを指定する。 - 特許庁

Cache memories, arranged as a first memory cell array and main memories arranged as a second memory cell array, are provided mixed.例文帳に追加

同一の半導体基板上に、第１のメモリセルアレイを有するキャッシュメモリと、第２のメモリセルアレイを有するメインメモリとが混載されている。 - 特許庁

A disk controller 16 directly transfers read data to a host memory 4 without through a cache memory 10 in the case of read processing.例文帳に追加

ディスク制御装置１６が、読み込み処理の際に読み込みデータをキャッシュメモリ１０を介さずにホストメモリ４に直接転送すること。 - 特許庁

A volatile semiconductor memory (8) includes a plurality of areas, some of which are used as cache memories of the non-volatile semiconductor memory.例文帳に追加

揮発性半導体メモリ（８）は、複数の領域を含み、少なくとも一部が不揮発性半導体メモリのキャッシュメモリとして用いられる。 - 特許庁

A processor 103 executes the processing of an object by performing access to the instruction or data stored in the memory 104 or the cache memory 105.例文帳に追加

プロセッサ１０３は、メモリ１０４またはキャッシュメモリ１０５に格納される命令またはデータにアクセスしてオブジェクトの処理を実行する。 - 特許庁

The CHA 20 calculates an input guarantee code GD1 at the time of storing the data RD from a cache memory 50 to a local memory 240.例文帳に追加

ＣＨＡ２０は、データＲＤをキャッシュメモリ５０からローカルメモリ２４０に記憶させる際に入力保証コードＧＤ１を算出する。 - 特許庁

To optimize image processing utilizing pixel data stored in a memory such as cache processing from the standpoint of a memory consumed amount and a processing time.例文帳に追加

キャッシュ処理のような、メモリに記憶された画素データを利用する画像処理をメモリ使用量と処理時間の観点から最適化する。 - 特許庁

The memory controller transfers the plurality of pre-conversion pixel values stored in the main memory 30 to the cache blocks corresponding to pre-conversion coordinates, respectively.例文帳に追加

メモリコントローラは、メインメモリ３０に記憶された複数の変換前画素値をそれぞれ、変換前座標に応じたキャッシュブロックへ転送する。 - 特許庁

The distributed kernel thus allows the entire distributed memory of a distributed memory multiprocessor to be managed as a single cache. 例文帳に追加

分散核（カーネル）はそのように、ある分散メモリ多重プロセッサの全分散メモリを単一キャッシュのように管理することを可能にする。 - コンピューター用語辞典

To provide an image encoder and an image decoder for improving a band width of a main memory and use efficiency of a cache memory.例文帳に追加

メインメモリのバンド幅及びキャッシュメモリの利用効率を改善することができる画像符号化装置及び画像復号装置を提供する。 - 特許庁

To shorten the period until all image data is stored in a frame memory, in a drawing device for storing an image in the frame memory via a cache memory.例文帳に追加

キャッシュメモリを経由してフレームメモリに画像を格納する描画装置においてフレームメモリに画像データの全てが格納されるまでの時間を短縮することを目的とする。 - 特許庁

Then, the memory management device abandons the data as a part of a file of low availability from the buffer memory 4, and stores the data as a part of a file of high availability in the cache memory 5.例文帳に追加

そして、利用可能性が低いファイルの一部であるデータをバッファメモリ４から破棄し、利用可能性が高いファイルの一部であるデータをキャッシュメモリ５に保存する。 - 特許庁

An arbitration device arbitrates access to a first memory and second memory by a first device with a cache memory for temporarily storing data and a second device.例文帳に追加

実施形態の調停装置は、データを一時記憶するキャッシュメモリを備える第１装置と、第２装置とによる、第１メモリおよび第２メモリに対するアクセスを調停する。 - 特許庁

To provide an information processing system provided with a cache memory device and key control protection for a main memory device with a main memory key, which can increase in data access efficiency.例文帳に追加

キャッシュ装置を有し、主記憶キーによるキー制御保護が提供される情報処理装置において、データアクセスの性能を向上させることが課題である。 - 特許庁

The cache holding mechanism of a memory is mechanism having a temporary storage section 21 which can hold one part of stored information of a memory cell array as a sub-set with a memory cell array 20.例文帳に追加

メモリのキャッシュ保持機構は、メモリセルアレイ（２０）と共に、メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部（２１）を有する構成である。 - 特許庁

To provide an intermediate code execution device capable of executing an intermediate code at a high speed by effectively using a high-speed memory such as a cache memory or a built-in memory.例文帳に追加

キャッシュメモリや内蔵メモリ等の高速メモリを有効に利用して、中間コードを高速で実行することができる中間コード実行装置を提供すること。 - 特許庁

Then, all the contents of the cache memory 2 are wiped out to the memory module 4a being the origin of copy and a memory module 4b being the destination of copy by the write-back operation in the copy mode.例文帳に追加

そして、複写モードでのライトバック動作により、キャッシュメモリ２の内容をすべて複写元のメモリモジュール４ａと複写先のメモリモジュール４ｂに掃き出す。 - 特許庁

The picture processor 15 is provided with an outside memory 1 in which plural table data are stored and a table data cache memory 4 in which the table data read from the outside memory 1 are stored.例文帳に追加

画像処理装置１５は、複数のテーブルデータが記憶された外部メモリ１と、外部メモリ１から読み出されたテーブルデータを記憶するテーブルデータキャッシュメモリ４とを備える。 - 特許庁

In the address conversion of first one-line data read in a main memory, addresses after the conversion of all dots of the one-line data stored in the main memory are held in the main memory as a cache.例文帳に追加

主記憶メモリに読み込まれた最初の１ラインのアドレス変換において、１ライン全てのドットにおいてその変換後アドレスをキャッシュとして主記憶メモリにに保持する。 - 特許庁

A memory allocation management part 54 stores memory management information 56 in a disk medium for management, the memory management information 56 including an area head address representing a position of a write cache area 58 allocated in the nonvolatile memory 42.例文帳に追加

メモリ配置管理部５４は不揮発メモリ４２におけるライトキャッシュ領域５８の配置位置を示す領域先頭アドレスを登録したメモリ管理情報５６をディスク媒体に格納して管理する。 - 特許庁

In an engine control microcomputer having two CPU cores, a ROM cache memory, and a RAM cache memory, during engine control, an engine control mode wherein maximum performance can be exerted by full use of the CPU cores and the cache memories is selected (S140).例文帳に追加

２つのＣＰＵコアとＲＯＭキャッシュメモリ及びＲＡＭキャッシュメモリを備えたエンジン制御マイコンにおいて、エンジン制御中は、ＣＰＵコア及びキャッシュメモリをフルに使用して最高の処理能力を発揮できるエンジン制御モードが選択される（Ｓ１４０）。 - 特許庁

The multiprocessor system includes: a plurality of CPUs 11-14; the plurality of cache memories 21-24 provided correspondingly to the plurality of CPUs 11-14; a snoop control part 30 maintaining cache coherency between the plurality of cache memories; and a shared memory 50 allocated with a space 52 not taking the cache coherency between the cache memories.例文帳に追加

本発明にかかるマルチプロセッサシステムは、複数のＣＰＵ１１〜１４と、複数のＣＰＵ１１〜１４に対応して設けられた複数のキャッシュメモリ２１〜２４と、複数のキャッシュメモリ間のキャッシュコヒーレンシを保つスヌープ制御部３０と、キャッシュメモリ間のキャッシュコヒーレンシを取らない空間５２が割り当てられた共有メモリ５０と、を備える。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

To provide an instruction cache system for fetching instruction data to be read the next by a central processing unit(CPU) in advance from a program memory in a high speed instruction cache, and for reading the instruction data from the instruction cache, the instruction cache system to prevent the mishit of instruction data in the instruction cache whose capacity is small and to improve the performance of a microprocessor.例文帳に追加

中央処理装置（ＣＰＵ）が次に読み込むべき命令データを、プログラムメモリから高速の命令キャッシュに予め取り込んでおき、該命令キャッシュから命令データを読み出す命令キャッシュシステムに関し、小容量の命令キャッシュで命令データのミスヒットを無くし、マイクロプロセッサの性能向上を図る。 - 特許庁

This PU 11 carries a MMU 20 provided with an area decoder 21 allowing access of a built-in memory 1 based on address data showing the built-in memory 1 and a cache control function 22 allowing the built-in memory 1 to access as a cache memory based on address data of an external memory 2.例文帳に追加

内蔵メモリ１を、内蔵メモリ１を示すアドレスデータに基づきアクセスすることを可能とする領域デコーダ２１と、内蔵メモリ１を、外部メモリ２のアドレスデータに基づきキャッシュメモリとしてアクセスすることを可能とするキャッシュ制御機能２２とを備えたＭＭＵ２０を搭載したＰＵ１１を提供する。 - 特許庁

This navigation system has: a cache memory sectionalized into a plurality of section areas having different cache sizes; and a recording processing means deciding an attribute of the cache data, and recording the cache data in the selected section area among the respective section areas on the basis of a decision result.例文帳に追加

キャッシュサイズの異なる複数の区画領域に区画されたキャッシュメモリと、キャッシュデータの属性を判定し、判定結果に基づいて前記各区画領域のうちの選択された区画領域にキャッシュデータを記録する記録処理手段とを有する。 - 特許庁

To provide a network cache device, a network cache control method and a recording medium for providing the network cache device using a cache control system, with which a worst value in the expected values of a data amount to become a fault is guaranteed, using a little memory capacity and a little procedures.例文帳に追加

フォルトするデータ量の期待値の最悪値が保証されるキャッシュ制御方式を用いたネットワークキャッシュ装置を、少ない記憶量と少ない手順で実現するネットワークキャッシュ装置およびネットワークキャッシュ制御方法および記録媒体を提供する。 - 特許庁