「Cache」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

To provide a cache memory system, capable of accelerating a cache error processing at writing of the large amount of data to successive addresses and accelerating the execution speed of a software including the cache error processing.例文帳に追加

連続したアドレスへ大量のデータを書込む時のキャッシュ・ミス処理を高速化し、そのキャッシュ・ミス処理を含むソフトウェアの実行速度が改善可能なキャッシュメモリシステムを提供する。 - 特許庁

To improve the effect of a cache memory by storing the command and the data needing high-speed access in the cache memory in advance, and controlling the replacement operation in the cache memory by CPU access thereafter.例文帳に追加

高速アクセスを必要とする命令やデータを予めキャッシュメモリ内に格納し、その後のＣＰＵアクセスによるキャッシュメモリ内の置換動作を制御し、キャッシュメモリの効果をあげる。 - 特許庁

The CPU 10 is provided with a bus interface 11, a control unit 12, a command cache 13a, a data cache 13b, a secondary cache 13c, a command decoder 14, a computing unit 15, and a register group 16.例文帳に追加

ＣＰＵ１０は、バスインターフェース１１、制御ユニット１２、命令キャッシュ１３ａ、データキャッシュ１３ｂ、２次キャッシュ１３ｃ、命令デコーダ１４、演算ユニット１５およびレジスタ群１６を備えている。 - 特許庁

A query about the data image which is not included in the image cache is received by the image cache and the queried image is transferred from the image storage part to the image cache over the network.例文帳に追加

画像キャッシュに含まれないデータ画像についてのクエリーは画像キャッシュによって受信され、クエリーされた画像はネットワークを通じて画像記憶部から画像キャッシュへ転送される。 - 特許庁

The cache controller also comprises identification circuitry operable in response to the streaming preload instruction to identify one or more cache lines of the cache memory for preferential use.例文帳に追加

該キャッシュコントローラはまた、優先的な再利用のために、該キャッシュメモリの１つ以上のキャッシュラインを識別するように、該ストリーミングプレロード命令に応じて動作可能な識別回路を備える。 - 特許庁

Updating an instruction cache in the case of the occurrence of a cache miss is achieved by copying contents of the shared memory corresponding to an address accessed by a DSP, to the instruction cache.例文帳に追加

キャッシュミスが発生した場合の命令キャッシュの更新は例えば、ＤＳＰがアクセスしたアドレスに対応する共有メモリの内容を命令キャッシュにコピーすることによって実現される。 - 特許庁

When the cache hit determination means 8 determines the cache hit, an access time calculation means 9 counts the operation time of the access as access time to a cache memory model 2.例文帳に追加

アクセス時間算出手段９は、キャッシュヒット判定手段８がキャッシュヒットと判定した場合に、そのアクセスの動作時間をキャッシュメモリモデル２に対するアクセス時間として計数する。 - 特許庁

A system which effectively uses a disk cache is provided and a disk cache control means 81 sets a plurality of disk cache modes for a magnetic disk processor 4.例文帳に追加

本発明は、ディスクキャッシュを効率的に使用するシステムを提供するもので、ディスクキャッシュ制御手段８１は、磁気ディスク処理装置４に対して複数のディスクキャッシュモードの設定を行う。 - 特許庁

A cache access control means 231 performs access to a cache memory 221 by using the access address acquired from the shared address bus 81 through a remote cache access address input means 265.例文帳に追加

キャッシュアクセス制御手段２３１は共有アドレスバス８１からリモートキャッシュアクセスアドレス入力手段２６５を介して取得したアクセスアドレスを用いて、キャッシュメモリ２２１へのアクセスを行う。 - 特許庁

A framework that includes an extensible cache dependence base class that can be used to derive custom cache dependence classes for invalidating cache entries on some custom condition is disclosed.例文帳に追加

あるカスタム条件でキャッシュエントリを無効化するカスタムキャッシュ依存関係クラスを派生するのに使用することができる拡張可能キャッシュ依存関係ベースクラスを含むフレームワークを開示する。 - 特許庁

0 means "no automatic cache cleaning", 1 means "systematic cache cleaning" (slow), x1 means "automatic cleaning randomly 1 times on x cache writes". 例文帳に追加

0 は "自動的にキャッシュクリーニングしない" という意味です。 1 は "機械的にキャッシュクリーニングする" という意味 (遅い) で、x1 は "x 個のキャッシュを書き込んだ場合に 1 回、ランダムで自動的にクリーニングする" を意味します。 - PEAR

Various cache line conditions are ranked according to the ranking guideline, and if a cache error occurs, the cache line in the highest rank in these ranks is replaced.例文帳に追加

本発明では、この順位付け指針に従って様々なキャッシュ・ラインの状態を順位付けておき、キャッシュ・ミスが発生したら、これら順位のうちで最上位のキャッシュ・ラインを置き換える。 - 特許庁

A cache memory part 23 has a read cache domain which copies and maintains contents of a data storing part 25, and a write cache domain which temporarily maintains write-in data to be written in the data storing part 25.例文帳に追加

キャッシュメモリ部２３は、データ格納部２５の内容をコピーして保持するリードキャッシュ領域と、データ格納部２５への書き込みデータを一時保持するライトキャッシュ領域とを有する。 - 特許庁

When the processor executes the cache line fill instruction, the processor registers prescribed data in the cache line of tag address corresponding to the designation address in a cache memory, and validates the flag corresponding to the cache line of the tag address corresponding to the designation address.例文帳に追加

そして、プロセッサは、キャッシュライン充填命令を実行した場合に、キャッシュメモリにおける指定アドレスに対応するタグアドレスのキャッシュラインに所定データを登録するとともに、指定アドレスに対応するタグアドレスのキャッシュラインに対応するフラグを有効にする。 - 特許庁

To provide a disk array device capable of effectively using a cache at the time of operating data resident on a cache memory by flexibly controlling the residence of data on the cache memory, and a cache control method for the disk array device.例文帳に追加

キャッシュメモリ上のデータの常駐化を、フレキシブルに制御することにより、キャッシュメモリ上にデータを常駐化させて運用する際のキャッシュの有効利用を図ることのできるディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法を提供する。 - 特許庁

The cache selection part 14 selects the cache candidate region corresponding to the outputted character code system from a plurality of the cache candidate regions 12a-12n ensured on an HDD 12 and selectively transmits the data thereof to an RAM cache 15.例文帳に追加

キャッシュ選択部１４は、ＨＤＤ１２上に確保された複数のキャッシュ候補領域１２ａ〜１２ｎから、前記通知された文字コード体系に対応したキャッシュ候補領域を選択し、そのキャッシュデータをＲＡＭキャッシュ１５へ選択的に転送する。 - 特許庁

When the computer system accepts directions of memory dump, the read cache domain and write cache domain which completes write-in to the data storing part 25 among the write cache domain are assigned as a dump cache domain 23d which maintains the dumped memory contents temporarily.例文帳に追加

メモリダンプの指示があった場合に、リードキャッシュ領域と、ライトキャッシュ領域の内でデータ格納部２５への書き込みが終了しているライトキャッシュ領域とを、ダンプするメモリ内容を一時保持するダンプキャッシュ領域２３ｄとして割り当てる。 - 特許庁

A cache control CPU 200 controls a refill operation from the main memory 10 to the two-dimensional texture cache 400 according to the cache mistakes of the plurality of texture units 60 to 6n0 in order to suppress the generation of thrashing in the two-dimensional texture cache 400.例文帳に追加

キャッシュ制御用ＣＰＵ２００は、複数のテクスチャユニット６２０〜６ｎ０のキャッシュミスに応じて、メインメモリ１０から２次テクスチャキャッシュ４００へのリフィル動作を、２次テクスチャキャッシュ４００にスラッシングの発生を抑制するよう制御する。 - 特許庁

A hit mistake counting circuit 300 to hold frequency in which cache hit or cache erroneous hit are continuously generated corresponding to each entry and a writing control circuit 400 to control whether the replacement of entry of the cache memory is inhibited or not are include in the cache memory.例文帳に追加

キャッシュメモリの各エントリに対応してキャッシュヒットまたはキャッシュミスヒットが連続して発生している回数を保持するヒットミスカウント回路３００と、キャッシュメモリのエントリのリプレースを禁止するか否かを制御する書込制御回路４００とを含む。 - 特許庁

When a server 1 transmits data requested, the server generates a difference between the transmission object data and all cache data in a cache storage unit 15 in a difference information generation comparison unit 16, transmits the difference data of the minimum size together with the identifier of the cache data, and updates the cache data in the cache storage unit 15.例文帳に追加

サーバ１は要求されたデータを送信する際に、差分情報生成比較部１６において送信対象データとキャッシュ格納部１５内のすべてのキャッシュデータとの差分を生成し、最小サイズの差分データをキャッシュデータの識別子とともに送信し、キャッシュ格納部１５のキャッシュデータを更新する。 - 特許庁

In the image forming apparatus which operates to register character data in a character cache and creates drawing data using the character data held in the character cache, a single font cache region or a plurality of font cache regions 19 and 20 and control means 13 and 18 which control the registering of character data in the cache region in accordance with the kind of the character, are provided.例文帳に追加

文字キャッシュへの文字データの登録操作を行い、文字キャッシュに保持された文字データを用いて描画データを生成する画像形成装置において、ひとつのもしくは複数のフォントキャッシュ領域１９、２０と、文字の種類に応じたキャッシュ領域への登録管理を行う制御手段１３、１８とを有する。 - 特許庁

The multiprocessor system includes: a plurality of CPUs 11-14; the plurality of cache memories 21-24 provided correspondingly to the plurality of CPUs 11-14; a snoop control part 30 maintaining cache coherency between the plurality of cache memories; and a shared memory 50 allocated with a space 52 not taking the cache coherency between the cache memories.例文帳に追加

本発明にかかるマルチプロセッサシステムは、複数のＣＰＵ１１〜１４と、複数のＣＰＵ１１〜１４に対応して設けられた複数のキャッシュメモリ２１〜２４と、複数のキャッシュメモリ間のキャッシュコヒーレンシを保つスヌープ制御部３０と、キャッシュメモリ間のキャッシュコヒーレンシを取らない空間５２が割り当てられた共有メモリ５０と、を備える。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

To provide an instruction cache system for fetching instruction data to be read the next by a central processing unit(CPU) in advance from a program memory in a high speed instruction cache, and for reading the instruction data from the instruction cache, the instruction cache system to prevent the mishit of instruction data in the instruction cache whose capacity is small and to improve the performance of a microprocessor.例文帳に追加

中央処理装置（ＣＰＵ）が次に読み込むべき命令データを、プログラムメモリから高速の命令キャッシュに予め取り込んでおき、該命令キャッシュから命令データを読み出す命令キャッシュシステムに関し、小容量の命令キャッシュで命令データのミスヒットを無くし、マイクロプロセッサの性能向上を図る。 - 特許庁

A cache memory device for storing cache data by a set-associative method comprises a profiler for analyzing instructions executed by a CPU to generate profile information (live/dead) representing the possibility that data stored in each cache line will be referred to again, and a cache line selection part for, upon a cache miss, determining a cache line to be replaced according to the profile information.例文帳に追加

セット・アソシアティブ方式でキャッシュデータを格納するキャッシュメモリ装置であって、ＣＰＵにて実行される命令を分析して、各キャッシュラインに格納されたデータが再参照される可能性を示すプロファイル情報（ライブ／デッド）を生成するプロファイラと、キャッシュミスが発生した際に、前記プロファイル情報に基づいて、入れ替え（リプレース）対象のキャッシュラインを決定するキャッシュライン選択部と、を備える。 - 特許庁

This data processor comprises: a control register operable to store a cache control value; and data accessing logic responsive to a data access instruction and to the cache control value to look for data to be accessed in a cache if the cache control value has a predetermined value and not to look for the data to be accessed in the cache if the cache control value does not have the predetermined value.例文帳に追加

データ処理装置はキャッシュ制御値を格納するように動作する制御レジスタと、データアクセス命令および前記キャッシュ制御値に応答して、前記キャッシュ制御値が所定値を持つ場合にはキャッシュ内でアクセスすべきデータを探し、前記キャッシュ制御値が前記所定値を持たない場合には前記キャッシュ内でアクセスすべき前記データを探さないデータアクセス論理とを含んでいる。 - 特許庁

A coherency maintenance processing part 260a retrieves, upon receiving a memory access request from the first-level cache control part 220, the corresponding second-level cache tag, transfers data requested by a processor to a first-level cache, and maintains the coherency between the first-level cache control part 220 and a second-level cache control part based on the registration information recorded in the second-level cache.例文帳に追加

そして、コヒーレンシ維持処理部２６０ａは、第１レベルキャッシュ制御部２２０からメモリアクセス要求を受けた場合に、該当する第２レベルキャッシュタグを検索し、プロセッサの要求するデータを第１レベルキャッシュに転送すると共に、第２レベルキャッシュに記録された登録情報を基にして、第１レベルキャッシュ制御部２２０および第２レベルキャッシュ制御部間のコヒーレンシを維持する。 - 特許庁

To automatically create a cache test program and a cache state setting program according to cache configuration modeling arrangement and the description of a cache test sheet on the basis of a cache configuration to automatically create a program easily and certainly testing a cache function without a description mistake, in a test program creation system creating the program testing the cache function, a test program creation program, and a record medium.例文帳に追加

本発明は、キャッシュ機能の試験を行うプログラムを生成する試験プログラム生成システム、試験プログラム生成プログラム、および記録媒体に関し、キャッシュ構成をもとにキャッシュ試験シートの記述およびキャッシュ構成モデリング配列に従い、キャッシュ状態設定プログラムおよびキャッシュ試験プログラムを自動生成し、簡易かつ確実かつ記述ミスなしにキャッシュ機能の試験を行うプログラムを自動生成することを目的とする。 - 特許庁

To improve the maintenance and management of cache coherency.例文帳に追加

キャッシュ・コヒーレンシーの維持管理を改善することを目的とする。 - 特許庁

To quickly cache file management data.例文帳に追加

ファイル管理データのキャッシュを迅速に行うことができるようにする。 - 特許庁

RECORDING REPRODUCER, CACHE PROCESSING METHOD, PROGRAM, AND RECORDING MEDIUM例文帳に追加

記録再生装置、キャッシュ処理方法、プログラム、および記録媒体 - 特許庁

To speed up writing, in a storage system wherein a cache is duplicated.例文帳に追加

キャッシュを２重化するストレージシステムで書き込みを高速化する。 - 特許庁

Each processor accesses an instruction and data via a cache controller.例文帳に追加

各プロセッサは、キャッシュコントローラを介して、命令とデータにアクセスする。 - 特許庁

To provide a cache system of a fast operation and low power consumption.例文帳に追加

動作が速い低消費電力なキャッシュシステムを提供する。 - 特許庁

METHOD AND DEVICE FOR REFRESHING DATA IN DRAM CACHE MEMORY例文帳に追加

ＤＲＡＭキャッシュ・メモリ中のデータをリフレッシュする方法および装置 - 特許庁

The cache controller is composed so as to receive a memory request to be adapted to the cache memory or the main memory.例文帳に追加

前記キャッシュメモリか又は前記メインメモリに適合されることとなるメモリリクエストを、受け取るよう前記キャッシュコントローラが構成される。 - 特許庁

To make a cache of a node more efficient in a storage system.例文帳に追加

ストレージシステムにおいて、ノードのキャッシュの効率化を図ること。 - 特許庁

When the content is read out, the hard disk is used as a cache.例文帳に追加

コンテンツを読み出す際には、ハード・ディスクをキャッシュとして用いる。 - 特許庁

The receiver further comprises a cache memory and a control module.例文帳に追加

さらに受信装置はキャッシュメモリおよび制御モジュールを備える。 - 特許庁

To speed up conversion into a physical address and the judgment of a cache hit.例文帳に追加

物理アドレスへの変換とキャッシュヒット判定を高速化する。 - 特許庁

A control part 2d_1 accesses a cache according to the access request.例文帳に追加

制御部２ｄ_1 は、アクセス要求に従ってキャッシュをアクセスする。 - 特許庁

To improve the cache hit rate by preventing cache data of one right of memory ownership from being invalidated by another right of memory ownership.例文帳に追加

あるメモリ所有権のキャッシュデータが他のメモリ所有権によって無効化されることをなくし、キャッシュヒット率を向上させる。 - 特許庁

A victim filter stores the address of a 4th set number, and the 4th set number is a function of the L0 cache and the number of cache writing times.例文帳に追加

ビクティムフィルタは第４設定数ＶＦのアドレスを格納し、ＶＦはＬ０キャッシュとキャッシュ書き込み回数との関数である。 - 特許庁

CACHE TABLE MANAGING DEVICE IN ROUTER, AND PROGRAM RECORDING MEDIUM例文帳に追加

ルータにおけるキャッシュテーブル管理装置およびプログラム記録媒体 - 特許庁

To provide a storage device that is connected to a SNA and has not a cache function with a cache function to accelerate access to the storage device.例文帳に追加

SANにつながったキャッシュ機能を持たない記憶装置にキャッシュ機能を提供し、その記憶装置へのアクセスを高速化する。 - 特許庁