「INTERCONNECTIONS」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a process for forming the interconnections of a semiconductor integrated circuit, capable of stabilizing the characteristics and operation of the integrated circuit by preventing bridge phenomenon where adjacent interconnections are short-circuited due to turning into high density of semiconductor integrated circuits.例文帳に追加

半導体集積回路が高密度化されることによって互いに隣接する配線が短絡されるブリッジ現象を防止して、集積回路の特性及び動作を安定化させることができる半導体集積回路の配線製造方法を提供する。 - 特許庁

A reference macro 15 comprises a PLL (phase locked loop) 16 and clock buffers (buffers for sharing in claims) 17 and 18, and has pseudo interconnections 21 and 22 alternative to those corresponding to interconnections of conventional macros 32, 33, and 34 for data communication as shown in the figure.例文帳に追加

基準マクロ１５は、ＰＬＬ１６とクロックバッファ（請求項における分配用バッファ）１７，１８から構成され、前述した図１０，１１の従来例におけるデータ通信用マクロ３２、３３，３４の配線に対応した配線に変わる擬似配線２１，２２を有している。 - 特許庁

When a direction, in which subword lines(SWLs) are extended is made different from a direction in which VSS interconnections (ground lines) are extended, the VSS interconnections connected to a plurality of memory cells MCs, selected by the same subword lines(SWLs), are made different from each other.例文帳に追加

副ワード線（ＳＷＬ）の延びる方向とＶ_SS配線（接地線）の延びる方向とを異ならせることにより、同一の副ワード線（ＳＷＬ）により選択される複数のメモリセルＭＣの各々に接続されるＶ_SS配線（接地線）を互いに異ならせている。 - 特許庁

The integrated circuit provided with combined interconnections and the system provided with the combined interconnections are manufactured so as to combine an interconnection provided with a signal flowing in one direction and an interconnection provided with a signal flowing in an opposite direction.例文帳に追加

１つの方向に流れる信号を備えた相互接続と反対の方向に流れる信号を備えた相互接続とを組み合わせるように、組み合わせられた相互接続を備えた集積回路と組み合わせられた相互接続を備えたシステムとを製造する。 - 特許庁

Then, on the entire surface of the insulation film 2 including the trenches 3 for interconnections, a TaN film 4 and a sputter Cu film 5 are formed by sputtering.例文帳に追加

次に、配線用溝３を含む絶縁膜２上の全面に、ＴａＮ膜４及びスパッタＣｕ膜５をスパッタ法で形成する。 - 特許庁

Side faces on one side of the first and second belt-like interconnections 12a and 13a are opposite to each other and are engaged with each other.例文帳に追加

第一,第二の帯状配線１２ａ,１３ａが有する一方の配線側部同士は互いに対向して交互に噛み合される。 - 特許庁

The substrate 10 for a semiconductor device is provided with a supporting base 12, an interconnection layer 14 including interconnections 13, and an insulative resin layer 16.例文帳に追加

半導体装置用基板１０は、支持基体１２、配線１３を含む配線層１４、および絶縁性樹脂層１６を備えている。 - 特許庁

A plurality of interconnections are bonded and electrically interconnected to the contact pads of the printed circuit board and extend through the internal apertures.例文帳に追加

複数の相互接続は、プリント回路基板のコンタクト・パッドに接着および電気的相互接続され内部開口を貫通して延びている。 - 特許庁

Electrically reconfigurable gate array(ERCGA) logic chips are connected to one another via reconfigurable interconnections.例文帳に追加

複数の電気的に再構成可能なゲートアレイ（ＥＲＣＧＡ）論理チップは、再構成可能な相互接続を介して相互に接続されている。 - 特許庁

To provide a semiconductor device which is reduced in capacitances among interconnections and among variations in the interconnection resistances.例文帳に追加

配線間の容量の低減および配線抵抗のばらつきの低減が図られる半導体装置とその製造方法を提供する。 - 特許庁

To provide a multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections.例文帳に追加

電気的相互接続のためにリードフレームを用いるマルチチップモジュール（ＭＣＭ）パワー・カッド・フラット・ノーリード（ＰＱＦＮ）半導体パッケージを提供する。 - 特許庁

To provide a process for forming void-free interconnections by metallizing apertures in high aspect sub-half micron applications.例文帳に追加

高アスペクト比のサブハーフミクロン応用において、開口を金属化してボイドの無い相互接続を形成するためのプロセスを提供することである。 - 特許庁

Every other auxiliary electrodes 5(n-1), 5n and 5(n+1) are bundled at the end of a memory mat and connected with interconnections 16 and 17.例文帳に追加

補助電極（５ｎ−１），５ｎ，５（ｎ＋１）はメモリマットの端部で一本おきに結束されて配線１６，１７に接続されている。 - 特許庁

To prevent a short-circuit between metal interconnections caused by unwanted chemical reaction by separating a barrier film and an antireflection film by means of an oxide film.例文帳に追加

酸化物膜でバリヤー膜と反射防止塗布膜とを隔離し、不要な化学反応に起因する金属配線間のショートを防止する。 - 特許庁

An insulating film 302 is formed on the plurality of interconnections 240, on the plurality of side wall insulating films 212, and on the air gap 214.例文帳に追加

絶縁膜３０２は、複数の配線２４０上、複数の側壁絶縁膜２１２上、およびエアギャップ２１４上に形成されている。 - 特許庁

The ceramic thin-film capacity 30 and a diffusion layer 4 are connected by a plug having a multilayer structure of metal interconnections 7 and 10, and a via 9 which is formed at the same time as the formation of the multilayer metal interconnections.例文帳に追加

多層メタル配線の形成と同時に形成されたビア９とメタル配線７、１０を積層した構造からなるプラグによって、セラミック薄膜容量３０と拡散層４とを接続し、多層メタル配線の形成後であって、セラミック薄膜容量３０の形成前に水素アニールを行う。 - 特許庁

To obtain a semiconductor device, capable of uniformly operating all over an ESD protection MOS transistor, even when interconnections introduced to the transistor with the use of multilayer interconnections including a high-melting point metal are interoduced from a channel width direction and a perpendicular direction of the transistor.例文帳に追加

高融点金属を含む多層配線を使用してトランジスタに導入される配線がトランジスタのチャネル幅方向と垂直の方向から導入される場合においても、ＥＳＤ保護用のＭＯＳトランジスタの全体で均一に動作させることのできる半導体装置を得る。 - 特許庁

With regard to layers 11, 12 to be patterned before the layer 12 is formed that contains such interconnections as to exercise a substantial influence on behavior of the semiconductor device 10 if there is a difference between elements in parasitic capacity values depending on positional relationship with other interconnections, these layers are formed by batch exposure.例文帳に追加

他の配線との位置関係によって生じる寄生容量の値に素子間で差があると半導体装置１０の動作に実質的な影響を与えるような配線を含む層１２以前にパターン形成する層１１、１２については一括露光でパターン形成する。 - 特許庁

Lower layer embedded interconnections 103 are formed via a first diffusion preventive layer 102 on a first insulation film 101, formed on a semiconductor substrate 100 and a second insulation film 104, is formed on the lower layer embedded interconnections 103 and the first insulation film 101.例文帳に追加

半導体基板１００上の第１の絶縁膜１０１には、第１の拡散防止層１０２を介して下層の埋め込み配線１０３が形成されており、下層の埋め込み配線１０３及び第１の絶縁膜１０１の上には第２の絶縁膜１０４が形成されている。 - 特許庁

Metallic interconnections are formed contiguously to the exposed part of the conduction structure in the trenches and nonadhesive properties of the nonadhesive material layer prevent the metal provided with the metallic interconnections from being accumulated on the upper surface of the nonadhesive material layer.例文帳に追加

金属製相互接続部は、前記トレンチ内の前記伝導構造の前記露出した部分に接して形成され、前記非粘着材料層の非粘着性は、前記金属製相互接続部を備える金属が、前記非粘着材料層の前記上部表面の上に蓄積することを防止する。 - 特許庁

To implement reliable wireless interconnections because using wired interconnections for communication between circuits may cause parasitic resistance, capacitance and/or inductance, which may result in speed restrictions and/or may prevent efficient downscaling of semiconductor device dimensions.例文帳に追加

回路間の通信に有線の相互接続を利用すると、寄生抵抗、キャパシタンス、及び／または、インダクタンスを生じさせてしまうおそれがあり、速度制限につながり、及び／または、半導体デバイスのサイズを効率的に縮小したりできなくなるため、信頼度の高い無線による相互接続をおこなう。 - 特許庁

The first nitride film 4 is composed of SiN and formed across the adjoining copper interconnections 5 to cover the lower surface of the copper interconnection 5 partially.例文帳に追加

第１窒化膜４は、ＳｉＮからなり、銅配線５の下面の一部を覆うとともに、隣接する銅配線５間にわたって形成されている。 - 特許庁

A sealing material 14 is formed on the top surface of the lower insulating film 1 containing the semiconductor structure 6, the under-fill material 13, and the interconnections 2.例文帳に追加

半導体構成体６、アンダーフィル材１３および配線２を含む下層絶縁膜１の上面には封止材１４が設けられている。 - 特許庁

The high speed signal interconnections consist of microstriplines 110a, 210a, conductive pads 120a, 220a, and interconnection lines 130a, 230a.例文帳に追加

高速信号配線は、マイクロストリップライン１１０ａ，２１０ａと、導電性パッド１２０ａ，２２０ａと、中継ライン１３０ａ，２３０ａから構成される。 - 特許庁

To obtain an interconnection structure and a method of preparing the same, capable of easily protecting interconnections made of a metal, such as copper which are formed on a substrate.例文帳に追加

基材に形成する銅などの金属の配線を容易に保護することができる配線構造及びその製造方法を提供する。 - 特許庁

To prevent galvanic corrosion on the surface of a copper film due to exposure to water during conveyance of a wafer on which copper interconnections are formed after CMP polishing.例文帳に追加

ＣＭＰ研磨後の銅配線を形成したウエハの搬送中に、銅膜表面に水がかかることによるガルバニック腐食を防止する。 - 特許庁

A semiconductor device 10 comprises a silicon substrate 12, a metal layer 24, an active element 14, transmission lines 16b, and interconnections 18.例文帳に追加

一実施形態の半導体装置１０は、シリコン基板１２、金属層２４、能動素子１４、伝送線路１６ｂ、及び、配線１８を備えている。 - 特許庁

Holes 5 are made in wiring patterns 3 on the printed wiring board 1, the continuity of prescribed interconnections is cut off, and a desired circuit is constituted.例文帳に追加

プリント配線板１の配線パターン３上に孔５を開けて所定の配線の導通を遮断することにより所望の回路を構成する。 - 特許庁

To provide a semiconductor device that reduces a parasitic capacitance of interconnections without increasing the number of manufacturing steps, and to provide its manufacturing method.例文帳に追加

製造工程数を増加させることなく、配線間の寄生容量を低減した半導体装置及びその製造方法を提供する。 - 特許庁

To provide a system which facilitate interconnections between one or a plurality of various musical instruments and relative audio constituent elements over a general network.例文帳に追加

一つまたは複数の種々な楽器と汎用ネットワーク上の関係する音声構成要素の相互接続を容易にするシステムを提供する。 - 特許庁

In this manner, efficient multi-chip circuit interconnections can be provided in a PQFN package using low cost leadframes 160.例文帳に追加

こうして、ＰＱＦＮパッケージにおいて低コストのリードフレーム１６０を用いてマルチチップ回路の効率的な相互接続を提供することができる。 - 特許庁

As a result, the interconnections are patterned in a way that corrects the detected defects in the first mask.例文帳に追加

その結果、これらの相互接続は、第１のマスクの検出された欠陥を相互接続変更して修正する方法でパターン形成される８０。 - 特許庁

An under-fill material 13 is provided in a gap between the semiconductor structure 6 and the lower insulating film 1 containing the interconnections 2 and around its surroundings.例文帳に追加

半導体構成体６と配線２を含む下層絶縁膜１との間およびその周囲にはアンダーフィル材１３が設けられている。 - 特許庁

To enhance reliability of an element, while increasing the manufacturing yield by preventing an interlayer insulation film on a copper film from being stripped when copper interconnections are formed by a damascene interconnection technology.例文帳に追加

ダマシン法による銅配線の形成において、銅膜上の層間絶縁膜の剥離を防止して、歩留まりおよび素子の信頼性を向上させること。 - 特許庁

On the top face of the insulation substrate 1 including the first interconnections 2 and the ground lines 3 and 4, an insulation film 9 is formed between the connection pads 5 and 6.例文帳に追加

第１の配線２およびグランド線３、４を含む絶縁基板１の上面において両接続パッド部５、６間には絶縁膜９が設けられている。 - 特許庁

The circuit board 10a comprises an insulating substrate 20a, a conductive layer 30a placed to sandwich the insulating substrate, and high speed signal interconnections 100a, 200a.例文帳に追加

基板１０ａは、絶縁性基材２０ａと、該絶縁性基板を挟むよう配置された導電層３０ａと、高速信号配線１００ａ，２００ａを備える。 - 特許庁

Consequently, there is not a structure for bypassing of the cross interconnection 322 on the other surface 302 of the cap portion 300, so the layout of the cross interconnections 322 can be simplified.例文帳に追加

このため、キャップ部３００の他面３０２にはクロス配線３２２を迂回させる構造がないので、クロス配線３２２のレイアウトを簡略化することができる。 - 特許庁

The conductor patterns 21a and 21b are what functions as reference interconnections, and the conductor pattern 21c is a conductor pattern functioning as a signal interconnection.例文帳に追加

導体パターン２１ａ、２１ｂは、基準配線として機能する導体パターンであり、導体パターン２１ｃは、信号配線として機能する導体パターンである。 - 特許庁

Since the interconnections 16A and 16B for connecting the semiconductor chip 20 and the printed board 30 are provided on the substrate 11, the manufacturing process is simplified.例文帳に追加

基板１１上に半導体チップ２０とプリント基板３０とを接続するための配線１６Ａ，１６Ｂを設けたことにより製造工程が簡略化される。 - 特許庁

Interconnections 5 connected to the bonding pads 9, for electrolytic plating on surfaces of the bonding pads 9, are formed on the package substrate 1.例文帳に追加

このパッケージ基板１には、ボンディングパッド９の表面にメッキ膜を施すために、ボンディングパッド９に接続された電解メッキ用の配線５が形成されている。 - 特許庁

On the insulation film 9 including the pad 10 and interconnections 11a and 11b, a surface protection film 12 is formed and an opening 13 is disposed thereon.例文帳に追加

このパッド１０および配線１１ａ、１１ｂ上を含む絶縁膜９上に表面保護膜１２を形成し、表面保護膜１２に開口部１３を設ける。 - 特許庁

113.4. A layout-design consisting of a combination of elements and interconnections that are commonplace shall be protected only if the combination, taken as a whole, is original.例文帳に追加

113.4. 通常の素子と配線の結合により構成された回路配置については，当該結合により全体的に独創性がある場合のみ，保護を受ける。 - 特許庁

To provide a polishing composition which can be used suitably in polishing for forming the interconnections of a semiconductor device, and to provide a polishing method using it.例文帳に追加

半導体デバイスの配線を形成するための研磨で好適に使用することができる研磨用組成物およびそれを用いた研磨方法を提供する。 - 特許庁

Thus, in a subsequent inter-cell signal interconnection processings (S104), signal interconnections oriented in the direction of intersecting the in-cell power supply trunk lines can be arranged in the first interconnection layer.例文帳に追加

そこで、次のセル間信号配線処理（Ｓ１０４）で、セル内電源幹線に交差する方向の信号配線を第１配線層に配置することができる。 - 特許庁

Subsequently, portions of the copper film which exist on the outside of the interconnect grooves are polished to form interconnections, and then a cleaning process is performed on the resulting substrate.例文帳に追加

続いて、銅膜における配線溝の外部に存在する部分を研磨して配線を形成した後に、基板に対して洗浄処理を施す。 - 特許庁