「INTERCONNECTIONS」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

An embodiment of a method includes calculating distances between a packet source and destination on multiple ring interconnections, determining on which interconnect to transport the packet and then transporting the packet on the determined interconnection.例文帳に追加

一つの方法の一つの実施形態は、複数のリング相互接続路上の一つのパケット発信元とあて先との間の複数の距離を計算すること、どの相互接続路によって前記パケットを移送するか決定すること、及び、前記決定した相互接続路によって前記パケットを移送することを含む。 - 特許庁

To provide a reliable semiconductor device which capable of solving a disconnection problem of interconnections by electrolytic corrosion caused by the occurrence of an uncured portion in an anisotropic conductive adhesive material, when mounting a semiconductor chip on a circuit board via the anisotropic conductive adhesive material by thermocompression bonding.例文帳に追加

半導体チップを異方性導電接着材を介して回路基板上に熱圧着により搭載する際に異方性導電接着材に未硬化部分が発生することに起因する電食による配線の断線が解消された信頼性に優れる半導体装置を提供する。 - 特許庁

With products that have become more computerized, interconnections and data transfers between products and parts are of definitive importance; standardization not only makes the necessary connections technically simpler, but also reduces the time consumed adjusting and integrating parts. 例文帳に追加

すなわち、情報化の進んだ製品においては、製品・部品間を相互に接続し、情報を受け渡すことが決定的な意味を持つが、規格化を進めることで接続が技術的に容易になるだけでなく、部品相互間の調整・摺り合わせにかかる時間的なコストも低減することができる。 - 経済産業省

At a point where an interconnection connecting one terminal and the semiconductor switch circuit crosses an interconnection connecting another terminal and the semiconductor switch circuit, out of the plurality of input terminals and the plurality of output terminals, one of the crossing interconnections serves as the wiring layer and the other serves as the rewiring layer.例文帳に追加

複数の入力端子及び複数の出力端子のうち、ある端子と半導体スイッチ回路との間を接続する配線と、他の端子と半導体スイッチ回路との間を接続する配線とが交差している箇所において、交差する配線のうち、一方の配線を配線層とし、他方の配線を再配線層とする。 - 特許庁

The bonding board 5 includes first connecting electrodes 52 facing the first electrodes 11, second connecting electrodes 53 facing the second electrodes 21, a through hole 54 extended through the bonding board 5, and interconnections 55 and 56 for electrically connecting the through hole 54 and the first and second connecting electrodes 52 and 53.例文帳に追加

接合ボード５は、第１の電極１１と対向する第１の接続電極５２と、第２の電極２と対向する第２の接続電極５３と、接合ボード５を貫通するスルーホール５４と、スルーホール５４と第１、第２の接続電極５２、５３とを電気的に接続する配線５５，５６とを備えている。 - 特許庁

An information processor specifying means 1114 specifies an information processor to which a new information processor can be interconnected and also where the number of maximum interconnections is not increased when the new information processor is interconnected among the plural information processors on the basis of the interconnection state.例文帳に追加

情報処理装置特定手段１１１４により、上記複数の情報処理装置のうち、新たな情報処理装置を相互接続することが可能であって且つこの新たな情報処理装置を相互接続したときに最大相互接続数が増加しないものが相互接続状態に基づいて特定される。 - 特許庁

A semiconductor device has an insulating film 105 as a low void region having a low void content which is formed on a substrate 100, and a high void region 107, having a void content higher than that of the low void porosity region, and is equipped with copper interconnections 109b formed in interconnection grooves 105b in the insulating film 105.例文帳に追加

半導体装置は、基板１００上に形成された空孔率が低い低空孔率領域である絶縁膜１０５と低空孔率領域よりも空孔率が高い高空孔率領域１０７とを有し、絶縁膜１０５における配線溝１０５ｂに形成された銅配線１０９ｂとを備える。 - 特許庁

A void detector 1 has: a semiconductor substrate on which a plurality of activation regions 11 and a plurality of ditch-type element isolation regions 25 are alternately formed in a striped shape; a plurality of electrodes 41 connected to the surface of the ditch-type element isolation regions 25; and a plurality of interconnections 12a and 12b connected to each of the electrodes 41.例文帳に追加

ボイド検出装置１は、複数の活性化領域１１と、複数の溝型素子分離領域２５とが交互に縞状に形成された半導体基板と、溝型素子分離領域２５の表面に接続される複数の電極４１と、電極４１の各々に接続される複数の配線１２ａ及び１２ｂを備える。 - 特許庁

Relatively wide first interconnection trenches 111, having a recessed part 112 in the bottom, are formed in the first region of the second insulation film 104 and first embedded interconnections 113 of a copper film embedded, by plating are formed on the bottom of the first interconnection trenches 111.例文帳に追加

第２の絶縁膜１０４の第１の領域には、相対的に広い溝幅を持ち底部に凹状部１１２を有する第１の配線溝１１１が形成されており、該第１の配線溝１１１の底部はめっき法により埋め込まれた銅膜からなる第１の埋め込み配線１１３が形成されている。 - 特許庁

Anode interconnections 211-213 and a first light-shielding film 22 are formed of aluminum on an anode substrate 11, an insulation layer 14 is formed thereon, second light-shielding films 321, 322 of graphite and an anode electrode 31 are formed further thereon, and an external light source display part 221 which displays a predetermined pattern is formed on the first light-shielding film 22.例文帳に追加

アノード基板１１にアノード配線２１１〜２１３、第１遮光膜２２をアルミニウムで形成し、その上に絶縁層１４、その上に黒鉛の第２遮光膜３２１，３２２及びアノード電極３１を形成し、第１遮光膜２２には、所定のパターンを表示する外光源表示部２２１を形成してある。 - 特許庁

To form a silicide layer having a uniform film quality hard to be influenced of the status of the surface of a silicon layer in a semiconductor device which is equipped with multilayer interconnections having at least a silicon layer, a metal layer containing high melting point metal, and a silicide layer of high melting point metal formed between the silicon layer and the metal layer.例文帳に追加

少なくともシリコン層と、高融点金属を含む金属層と、シリコン層と金属層との間に形成された、高融点金属のシリサイド層とを有する多層構造の配線を備える半導体装置において、シリコン層表面の状態の影響を受けにくく、均一な膜質を有するシリサイド層を形成する。 - 特許庁

(ii) Change service area divisions currently serviced by the nine power companies, and establish the Organization for Nationwide Coordination of Transmission Operators to realize efficient supplies of electricity across the country. Reinforce the interconnections between areas, and develop dispersed power systems that center on renewable energy and storage cells. (Implement by 2015) 例文帳に追加

（ⅱ）９電力の供給区域に分割されてきた現状を打破し、全国的な電力の効率的供給を実現するために、広域的運営推進機関を設立する。地域間連系線等の増強を促進するとともに、再生可能エネルギーや蓄電池を核とした分散型電源の基盤を整備する。 【2015 年目途に実施】 - 経済産業省

Surface of a copper film 3 is changed to cuprous oxide (Cu_2O)5 insoluble to water by polishing the wafer surface by using a cleaning agent having pH adjusted to 7-12 immediately after a barrier metal film polishing process in the Cu-CMP process when copper interconnections are formed, and an antioxidation film 6 is formed by making an oxidation inhibitor adhere to the surface of Cu_2O5.例文帳に追加

銅配線形成時のＣｕ−ＣＭＰ工程におけるバリアメタル膜研磨工程直後に、ｐＨを７〜１２に調整した洗浄剤を用いてウエハ表面を研磨することで、銅膜３表面を水に不溶な酸化第一銅（Ｃｕ_２Ｏ）５に変化させると共に、Ｃｕ_２Ｏ５表面に酸化防止剤を付着させて酸化防止膜６を形成する。 - 特許庁

The original substrate for transfer is equipped with a substrate 100, a plurality of thin film circuits 102 which are made to be an object for transfer formed on the substrate through an exfoliation layer 101, inspection circuits 11-13 to inspect the circuit operation formed on the substrate, interconnections to connect each thin film circuit 102, and the inspection circuits 11-13.例文帳に追加

本発明の転写元基板は、基板１００と、この基板上に剥離層１０１を介して形成された転写対象となる複数の薄膜回路１０２と、上記基板上に形成された、回路動作を検査する検査回路１１〜１３と、各薄膜回路１０２と上記検査回路１１〜１３とを接続する配線と、を備える。 - 特許庁

The second protective film 10 comprising the polyimide resin, etc. is formed on a top surface of the first protective film 5, containing five wiring parts 7c formed between connection pad parts 7b of predetermined adjacent two interconnections 7 and a peripheral part of the adjacent two connection pad parts 7b on both the sides of the wiring parts 7c, by a screen printing method and an inkjet method, etc.例文帳に追加

所定の相隣接する２本の配線７の接続パッド部７ｂ間に形成された５本の引き回し線部７ｃおよびその両側における相隣接する２つの接続パッド部７ｂの周辺部を含む第１の保護膜５の上面に、スクリーン印刷法やインクジェット法等により、ポリイミド系樹脂等からなる第２の保護膜１０を形成する。 - 特許庁

When a specific signal interconnection Wh adjacent to a via V is present, one end LP of an area ER where interconnectivity of interconnections including the specific signal interconnection is to be evaluated is made coincident with an edge line E4 opposed to the via V among edge lines E1 to E4 of the specific signal interconnection Wh, and then a value of an evaluation function is obtained.例文帳に追加

ビアＶに近接する特定信号配線Ｗｈがある場合、該特定信号配線Ｗｈを含む配線の配線性を評価すべき領域ＥＲの一端ＬＰを、特定信号配線Ｗｈの輪郭線Ｅ１〜Ｅ４のうちビアＶに対向する側の輪郭線Ｅ４に一致させた上で、評価関数の値を求める。 - 特許庁

The semiconductor package includes a first substrate having a first and a second plane, first interconnection 26 formed on the first plane side of the first substrate, second substrate 42 having first and second planes, second interconnection 56 formed on the first plane side of the second substrate, and semiconductor chip 60 connected to the first and second interconnections.例文帳に追加

半導体パッケージは、第１及び第２の面を有する第１の基体と；前記第１の基体の第１の面側に設けられた第１の配線２６と；第１及び第２の面を有する第２の基体４２と；前記第２の基体の第１の面側に設けられた第２の配線５６と；前記第１及び第２の配線に連結された半導体チップ６０とを備える。 - 特許庁

(4) In this section, "integrated circuit" means a product, in its final or an intermediate form, in which the elements, at least one of which is an active element, and some or all of the interconnections are integrally formed in and on, or in or on, a piece of material and which is intended to perform an electronic function.例文帳に追加

(4) 本条において，「集積回路」とは，その最終形態又は中間形態での製品であって，その要素の少なくとも1が能動素子であって，及び，相互接続の一部又は全部が1の材料の内部及び表面又は内部若しくは表面に一体的に形成されるものであって，及び，電子的機能を実行することを目的としているものをいう。 - 特許庁

To provide a manufacturing method for a wiring board, which prevents void bubbles generated in a photosensitive resin layer due to a stuck substance, such as a contamination or the like applied to the photosensitive resin layer and which can reduce short circuits between interconnections or a drop in the breakdown voltage.例文帳に追加

特に配線基板などの製造方法において、感光性樹脂層に被着したコンタミなどの付着物によって、感光性樹脂層に発生するボイド・バブルを防止することであり、また、感光性樹脂層でのボイド・バブルの発生を防止し、配線間の短絡や耐電圧の低下を軽減することができる配線基板の製造方法を提供することである。 - 特許庁

To realize a skew elimination system which can be operated with a high precision in a wider input value range and a wider temperature range and is simple and robust with respect to a system where automatic skew eliminating tuning and arrangement are executed through high-speed parallel interconnections in a high-performance digital system in order to compensate the inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

To realize a semiconductor light emitting device well matching with the conventional Si-MOS transistor structure, using a Si based material containing an additive of fine light emitting element such as Er, make the device utilizable for light interconnections and solve the problem of the signal propagation delay ascribed to wirings in an LSI.例文帳に追加

半導体発光装置に関し、Ｅｒ元素などの微細発光要素を添加したＳｉ系材料を用い、従来のＳｉ−ＭＯＳトランジスタ構造と整合性が良好な半導体発光装置を実現し、光インターコネクトに利用可能であるようにし、ＬＳＩに於ける配線に起因する信号伝播遅延の問題を解消しようとする。 - 特許庁

Under a state where the board end faces 111 and 211 provided with the connection terminals 121 and 221 of a main flexible wiring board 1 and a light driving flexible wiring board 2 to be conduction bonded are abutting, the connection terminals 121 and 221 of four pairs of corresponding interconnections 12 and 22 extending on a substantially straight line are conduction connected, respectively, by solder 3.例文帳に追加

メインフレキシブル配線基板１とライト駆動用フレキシブル配線基板２の導通接合すべき接続端子１２１、２２１が設けられている各基板端面１１１、２１１を当接させた状態で、略一直線上に延在する４対の対応する配線１２、２２の各接続端子１２１、２２１が夫々半田３により導通接続されている。 - 特許庁

The aggregate of interconnections 1 include: a plurality of substrate members 6 each defined by split grooves 4; a plurality of oval through holes 5 formed to along the above of split grooves 4 generally perpendicular thereto; and a conductive member formed in the center portion of the inner circumference plane of each substrate portions 6 facing the through hole 5, while electrically conducted with the interconnection pattern of each substrate members 6.例文帳に追加

分割溝４により区画された複数の基板部分６を有し、分割溝４上に沿って略垂直に形成された長円形の複数の貫通孔５と、この貫通孔５に臨む各基板部分６の内周面における中央部に形成され、且つ各基板部分６の配線パターンと導通する導体部を有する配線基板集合体１。 - 特許庁

To provide the interconnection structure of a wiring board which can effectively avoid the influence by a magnetic field caused by a loop current in a closed circuit, even when the closed circuit is formed between a plurality of interconnections which are close to each other, and consequently can realize proper and efficient driving of apparatuses, and also to provide a wiring board using the same.例文帳に追加

互いに近接する複数の配線の間に閉回路が形成される場合においても、この閉回路を流れるループ電流によって生じる磁界による影響を有効に回避することができ、ひいては適正かつ効率的な機器の駆動を実現することのできる配線板の配線構造およびこれを備えた配線板を提供する。 - 特許庁

This memory comprises an array of cells 110, formed on a substrate capable of storing information bits respectively; interconnection that connects with the magnetic memory cells 110; and conductors 112 and 114 that connect with the magnetic memory cells 110 and the interconnections, and fill-up spaces 116 between the memory cells that adjoin the arrays.例文帳に追加

基板上に形成された、それぞれが情報ビットを記憶するように適合されている磁気メモリセル１１０のアレイと、前記磁気メモリセル１１０と連絡している相互接続と、前記磁気メモリセル１１０及び前記相互接続と連絡しており、アレイの隣り合う前記磁気メモリセルの間の空間１１６を充填している導体１１２，１１４とを含むメモリ。 - 特許庁

To accomplish a simpler and more robust deskew system capable of operating over a wider range of input values with greater accuracy and over a broader range of temperatures regarding a system which performs automatic deskew tuning and alignment across high-speed, parallel interconnections in a high performance digital system to compensate for inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

To provide a laminate suitable for a printed circuit board, which is excellent in adhesiveness to an insulating film and is easily capable of forming a conductive layer in an arbitrary solid surface with small irregularity in the interface with the insulating film, and to provide a printed circuit board on a substrate formed thereby, which has fine interconnections with excellent adhesiveness to the insulating film.例文帳に追加

絶縁膜との密着性に優れ、絶縁膜との界面における凹凸が小さい導電性層を任意の固体表面に容易に形成しうるプリント配線板用として好適な積層体、及び、それを用いて形成した基板上に、絶縁膜との密着性に優れた高精細の配線を有するプリント配線板を提供する。 - 特許庁

In a tape carrier for a semiconductor device having an insulating film, and interconnections containing inner leads and outer leads on the insulating film, at least a part of a plurality of outer leads 51 provided contiguously to each other is arranged to incline against parallel arrangement where the outer leads 51 are parallel with a plurality of interconnects 52 provided contiguously to a bonded material to which the outer leads 51 are connected.例文帳に追加

絶縁フィルムと、絶縁フィルム上にインナーリード及びアウターリードを含む配線とを有する半導体装置用テープキャリアであって、隣り合って設けられた複数のアウターリード５１のうちの少なくとも一部は、アウターリード５１が接続される被接合材に隣り合って設けられた複数の配線５２に対して、平行である平行配置から傾けて配置されている。 - 特許庁

The interconnection and an electrode for flat panel display using a thin-film transistor having superior adhesiveness, formed by a copper alloy thin film having a composition containing oxygen by 0.4 to 6 atomic%, one or more of Ni, Co and Zn by 0.001 to 3 atomic% in total, and the rest consisting of Cu and unavoidable impurities, and is also relates to a sputtering target for forming interconnections and the electrode.例文帳に追加

酸素：０．４〜６原子％を含有し、さらにＮｉ、ＣｏおよびＺｎのうちの１種または２種以上を合計で０．００１〜３原子％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金薄膜からなる密着性に優れたＴＦＴトランジスターを用いたフラットパネルディスプレイ用配線および電極、並びにこれらを形成するためのスパッタリングターゲット。 - 特許庁

The copper film 9a in the first region can be used for the interconnection with the capacitance between interconnections suppressed due to the low relative permittivity of the insulating film between the copper films 9a, and the copper film 9b in the second region can be used for the capacitive element with a satisfactory electrostatic capacity assured due to high relative permittivity of the insulating film between copper films 9b.例文帳に追加

これによって、第１領域内の銅膜９ａは、当該銅膜９ａ間の絶縁膜の比誘電率が低いため、配線間容量が抑制されており、配線に利用可能であるとともに、第２領域内の銅膜９ｂは、当該銅膜９ｂ間の絶縁膜の比誘電率が高いため十分な静電容量が確保でき、容量素子として利用可能である。 - 特許庁

Prior to testing a plurality of integrated circuits 12 formed on the semiconductor wafer 11, a feeder pad 13 and feeder interconnections 14 for electrically connecting the feeder pad 13 and individual feeders of the integrated circuits 12 are formed, in advance, in a region on the semiconductor wafer 11 except for the regions where the integrated circuits 12 are formed.例文帳に追加

半導体ウエハ１１上に形成されている複数の集積回路１２を検査するに先立って、同半導体ウエハ１１上の上記複数の集積回路１２が形成される領域を除く領域に、給電パッド１３と、この給電パッド１３および上記複数の集積回路１２の各給電部を電気的に接続する給電配線１４とを予め形成、敷設しておく。 - 特許庁

The peripheral specialized regions, which are not connected to the remainder of the PLD and one or both of the PL regions and the conventional I/O regions (and may be made on separate dies from the remainder of the PLD mounted on a common substrate) have contacts for metallization traces (35) or other interconnections to connect the peripheral specialized regions to the remainder of the PLD.例文帳に追加

ＰＬＤ残部、および、ＰＬ領域と従来式入力／出力領域の一方または双方の領域に接続されていない（そして、共通基板に実装されたＰＬＤ残部とは別個のダイから製造され得る）周辺特殊領域は、該領域をＰＬＤの残部に接続するため、メタライゼーショントレース（３５）または他の相互接続用のコンタクトを有する。 - 特許庁

The semiconductor device includes a flexible wiring substrate 11 consisting of a base film 1, where multiple interconnections 9 are arranged; semiconductor chips 5 mounted on the flexible wiring substrate 11; and sealing resin 6 which is arranged between the flexible wiring substrate 11 and the semiconductor chips 5 so that at least a part of the sealing resin 6 contacts with the interconnection 9, wherein metallic ion bonding agent is mixed with the sealing resin 6.例文帳に追加

ベースフィルム１に複数の配線９が配置されたフレキシブル配線基板１１と、上記フレキシブル配線基板１１に搭載された半導体チップ５と、フレキシブル配線基板１１と半導体チップ５との間に、少なくとも一部が配線９に接するように配置された封止樹脂６を有し、封止樹脂６に金属イオン結合剤が混合されている。 - 特許庁

The plasma silicon nitride film used for a Cu diffusion protection film left as a part of the interlayer films 1, 4 between the upper and lower interconnections 2, 5 when the plasma silicon nitride film is deposited on the Cu film which is formed as the interconnection part 2 of the semiconductor device prevent an increase in interconnection capacitance caused by high permittivity of the plasma silicon nitride film to realize decrease in the wiring capacitance.例文帳に追加

これにより、半導体装置の配線部２として形成されるＣｕ膜の上にプラズマシリコン窒化膜を堆積する場合、Ｃｕの拡散防止膜として用いられるプラズマシリコン窒化膜が上下配線２，５間の層間膜１，４の一部に残ることで、プラズマシリコン窒化膜の高誘電率に起因する配線容量の増加を防止し、配線容量の低減を達成することができる。 - 特許庁

Looking at foreign trade dependency ratios of emerging and developing countries, dependency on trade with emerging and developing countries exceed that with developed countries, thus emerging and developing countries are strengthening their interconnections with one another through the international trade of goods and services against a backdrop of their rapid growth with increased production capacity and the associated expansion of domestic demand (see Figure 1-1-9)13.例文帳に追加

新興国・途上国の貿易依存度は、2006年以降、対新興国・途上国貿易への依存度が対先進国貿易への依存度を上回るようになるなど13、生産能力の向上による高成長とそれに伴う内需の拡大等を背景に、新興国・途上国が財・サービス貿易を通じて、相互に連関を高めていることがうかがえる（第1-1-9図）。 - 経済産業省

The image sensor includes a semiconductor substrate including unit pixels, an interlayer dielectric including metal interconnections formed on the semiconductor substrate, a plurality of bottom electrodes formed on the interlayer dielectric in correspondence with the unit pixels and having different sizes, a photodiode formed on the interlayer dielectric including the bottom electrodes, and color filters formed on the photodiode in correspondence with the unit pixels.例文帳に追加

単位ピクセルを含む半導体基板と、前記半導体基板上に単位ピクセル別に配置された金属配線を含む層間絶縁膜と、前記層間絶縁膜上に単位ピクセル別に配置されて、互いに違う大きさで形成された複数の下部電極と、前記下部電極を含む層間絶縁膜上に配置されたフォトダイオードと、前記フォトダイオード上に単位ピクセル別に配置されたカラーフィルターを含む。 - 特許庁

The main features of the CMOS image sensor comprise: multiple light-sensing elements formed on a semiconductor substrate; multiple internal microlenses formed on the multiple light-sensing elements; multiple internal micro lenses formed on multiple light-sensing elements; an interlayer insulation film formed on the internal microlens, multiple interconnections formed inside the interlayer insulation film; and multiple microlenses formed on the element protecting film.例文帳に追加

本発明に係るＣＭＯＳイメージセンサーは、半導体基板に形成された複数の光感知素子と、複数の光感知素子上に形成された複数の内部のマイクロレンズと、内部のマイクロレンズ上に形成された層間絶縁膜と、層間絶縁膜内に形成された複数の金属配線と、層間絶縁膜上に形成された素子保護膜と、素子保護膜上に形成された複数のマイクロレンズとを含むことを特徴とする。 - 特許庁

In another embodiment, a method of making a film capacitor includes: patterning a first metalized film electrode group and a second metalized film electrode group to form a common dielectric structure; and rolling the common dielectric structure such that the first metalized film electrode group and the second metalized film electrode group form a sectioned and patterned metalized film capacitor having interconnections on only one face of a circular end of the capacitor.例文帳に追加

別の態様によれば、フィルムコンデンサを形成する方法は、第１の金属化フィルム電極群と、第２の金属化フィルム電極群とをパターニングして、共通の誘電構造を形成すること、共通の誘電構造を巻回し、それにより、第１の金属化フィルム電極群と、第２の金属化フィルム電極群とが一緒に、コンデンサの円形端部の一方の面だけの上に相互接続部を有する、区分けされ、パターニングされた金属化フィルムコンデンサを形成するようになることを含む。 - 特許庁