「INTERCONNECTIONS」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a semiconductor memory device wherein a cross point-type FeRAM includes a ferroelectric capacitor which is less likely to have damages, and which can use interconnections made of a low-melting point material and has little deterioration in characteristics; and also to provide a method of manufacturing the same.例文帳に追加

クロスポイント型のＦｅＲＡＭにおいてダメージの入り難い強誘電体キャパシタを有し、低融点材料の配線の使用が可能な特性劣化の少ない半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide reliable circuit pattern forming equipment which can make a conductive solution land in on a substrate accurately and can prevent the contact of adjacent interconnections even at forming a multilayered circuit board.例文帳に追加

基材上に導電性溶液を高精度に着弾させることができ、多層の回路基板を形成する場合にも隣接する配線同士が接触することのない信頼性の高い回路パターン形成装置の提供を目的とする。 - 特許庁

The compound semiconductor solar cell 1 comprises a light- receiving region 15 on the face on which sunlight R is incident, and a surface electrode 9 which is provided with metal interconnections 9a and pads 9b is formed at the inside of the region 15.例文帳に追加

化合物半導体太陽電池１は、太陽光Ｒが入射される面に受光領域１５を有し、受光領域１５の内部に金属配線９ａとパッド９ｂと備える表面電極９が形成されている。 - 特許庁

The near-field-light detection apparatus is provided with a near-field-light detection part 3 used to convert near-field light from the surface of a specimen 4 into an electrical signal; and a voltage power supply 1 used to apply a prescribed voltage to the detection part 3 via interconnections 2.例文帳に追加

試料４表面からの近接場光を電気信号に変換する近接場光検知部３と、この近接場光検知部３に配線２を介して所定の電圧を印加する電圧電源１とを備える。 - 特許庁

As a preferred embodiment, interconnections with super-low resistance can be realized by incorporating a high-density array, such as lateral power MOSFETs of BGA having the source electrodes or the drain electrodes interconnected in alternate manner.例文帳に追加

好適な実施例としては、ソース電極同士やドレイン電極同士が交互に相互接続されたＢＧＡのラテラルパワーＭＯＳＦＥＴ等の高密度アレイを組み込む事によって、超低抵抗の相互接続を実現することが出来る。 - 特許庁

The semiconductor device 1 includes a semiconductor element layer 2 on which a plurality of semiconductor elements (not shown) are formed, an interconnection layer 3, first nitride films 4, copper interconnections 5, barrier layers 6, adhesive layers 7, a second nitride layer 8, and a wire 9.例文帳に追加

半導体装置１は、複数の半導体素子（図示略）が形成された半導体素子層２と、配線層３と、第１窒化膜４と、銅配線５と、バリア層６と、接着層７と、第２窒化膜８と、ワイヤ９とを備えている。 - 特許庁

To provide a layered product for forming a substrate having interconnections, and to provide a low resistance wiring structure which exhibits high patterning performance, productivity or moisture resistance and heat resistance and does not have a tendency to generate hillock in an organic EL panel using that layered product.例文帳に追加

配線付き基体形成用の積層体及びこの積層体を用いた有機ＥＬパネルにおいて、低抵抗でヒロックが発生しにくく、また、パターニング性能，生産性あるいは耐湿性及び耐熱性の高い配線構造を提供する。 - 特許庁

112.3.Layout-Design is synonymous With 'Topography' and means the three-dimensional disposition, however expressed, of the elements, at least one of which is an active element, and of some or all of the interconnections of an integrated circuit, or such a three-dimensional disposition prepared for an integrated circuit intended for manufacture.例文帳に追加

112.3「回路配置」とは，「トポグラフィー」と同様の意味であり，その素子に少なくとも1つの能動素子を有し，集積回路の一部の若しくは全部が接続されたもの，又は製造を目的とした集積回路の三次元配置図のことをいう。 - 特許庁

To provide a method of forming patterns, capable of improving exposure accuracy for interconnection widths and implementing microfabrication of interconnections, without being restricted by exposed patterns, and a method of manufacturing a semiconductor device using the same method.例文帳に追加

露光パターンに制約されることがなく、配線幅の露光精度を向上させることができ、配線の微細加工を実現することができるパターン形成方法並びにそのパターン形成方法を使用する半導体装置の製造方法を提供する。 - 特許庁

To provide a method of forming a metal interconnection of a semiconductor device which can solve the problems caused by a defective contact between upper and lower metal interconnections, due to insufficient process margin in a process of forming the upper metal interconnection of the high integration semiconductor device.例文帳に追加

高集積半導体素子の上部金属配線形成工程において工程マージンの不足による下部金属配線との接触不良からの問題点を解決することができる半導体素子の金属配線形成方法を提供する。 - 特許庁

The size of the embedded capacitors are varied to produce different self-resonant frequencies, and the inherent inductance of the capacitor-semiconductor electrical interconnections is controlled so that customized resonant frequencies of the embedded capacitors can be achieved with low impedance.例文帳に追加

埋め込みキャパシタの寸法は、異なる自己共振周波数を生成するために変更され、埋め込みキャパシタのカスタマイズ共振周波数が低インピーダンスで達成できるように、キャパシタから半導体の電気相互接続の固有インダクタンスを制御する。 - 特許庁

This performance support system is applied to the music performance system, wherein a performance network is formed by a two-way communication network with a plurality of performers interconnected therein and performance data are mutually exchanged with the performers with effective interconnections.例文帳に追加

この発明の演奏支援システムは、複数の演奏者を相互に接続する双方向通信ネットワークにより演奏ネットワークが形成され、相互接続が有効な演奏者の間で演奏データを相互に授受し合う音楽演奏システムに適用される。 - 特許庁

Nevertheless, a layout design consisting of elements that are part of the general knowledge common among professionals of the relevant industrial art shall also be considered new, if the combination of its components and their interconnections are in themselves original. 例文帳に追加

前文の規定にかかわらず、関連する産業技術の専門家の間で一般に知られている常識である素子で構成される回路配置でも、その部品の組み合わせ及びその配線が創造的であれば、新規と考えられなければならない。 - 特許庁

The jumper interconnection 11 is formed of a hardened material of a conductive paste in such a manner that the other surface 2b of the substrate 2 and the surfaces 3a and 4a of the conductor interconnections 3 and 4 serving for the bottom faces of the through holes 9 and 10 may be continuous with each other.例文帳に追加

ジャンパー配線１１は、基板２の他方の表面２ｂと、貫通孔９，１０の底面である導体配線３，４の各々の表面３ａ，４ａが連続するように、導電性ペーストの硬化物により形成されたものである。 - 特許庁

To deal with capabilities of an information processing system and of a network server for the purpose of following up the growth of information communication, and to cope with physical restrictions imposed on a system by the present electronic components, electronic interconnections and assembly techniques.例文帳に追加

情報通信の成長に追従するために情報処理システム及びネットワークサーバの能力に対処すること、及び現在の電子コンポーネント、電子インターコネクション、及びアセンブリ技術によりシステムに課される物理的な制約に対処する。 - 特許庁

According to the procedure, the silicon carbide semiconductor device having an ohmic electrode providing a satisfactory contact with interconnections with a deposition of carbon atom on the surface layer of electrodes and the formation of the Schottky contact by the Si and the SiC suppressed can be acquired.例文帳に追加

以上により、電極の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー接触の形成が抑制された、配線との良好な密着性を示すオーミック電極を有する炭化珪素半導体装置を得ることができる。 - 特許庁

Relatively narrow second interconnection trenches 121 are formed in the second region of the second insulation film 104 and second embedded interconnections 123 of a copper film embedded by plating are formed in the second interconnection trenches 121.例文帳に追加

第２の絶縁膜１０４の第２の領域には、相対的に狭い溝幅を持つ第２の配線溝１２１が形成されており、該第２の配線溝１２１にはめっき法による埋め込まれた銅膜からなる第２の埋め込み配線１２３が形成されている。 - 特許庁

Electrodes 14a, 14b which correspond at the first and second chips A, B are connected to signal changeover switches 26 which are identical in every pair via outer leads 20a, 20b, printed interconnections 28a, 28b and the like.例文帳に追加

また、これら第１及び第２の半導体集積回路チップＡ、Ｂの互いに対応する電極１４ａ、１４ｂが、それぞれアウターリード２０ａ、２０ｂ及びプリント配線２８ａ、２８ｂ等を介して、ペア毎に同一の信号切換えスイッチ２６に接続されている。 - 特許庁

112.2. Integrated Circuit means a product, in its final form, or an intermediate form, in which the elements, at least one of which is an active element and some or all of the interconnections are integrally formed in and/or on a piece of material, and which is intended to perform an electronic function; and例文帳に追加

112.2.「集積回路」とは，一つの製品であり，その最終態様又は中間態様において，その素子に少なくとも1つの能動素子を有し，配線の一部又は全部の接続が基板内部又は基板表面に生成され，電子機能を有するものをいう。 - 特許庁

To provide a semiconductor sealing film-like adhesive which suppresses occurrence of foams or voids in connecting a semiconductor chip and a substrate at a high temperature of 300°C or above and achieves sufficient insulation reliability between interconnections with excellent workability.例文帳に追加

３００℃以上の加熱温度で半導体チップと基板とを接続する場合に、発泡やボイドの発生を抑制し、配線間における十分な絶縁信頼性を実現でき、且つ、優れた作業性を有する半導体封止用フィルム状接着剤を提供すること。 - 特許庁

The network node system includes one or more connections to one or more telephone lines, one or more wireless signal generators supporting one or more wireless connections, and one or more controllable interconnections between the telephone line and the wireless signal generator.例文帳に追加

ネットワーク・ノードの装置は、１つ以上の電話線への１つ以上の接続と、１つ以上のワイヤレス接続をサポートする１つ以上のワイヤレス信号発生器と、電話線とワイヤレス信号発生器との間の１つ以上の制御可能な相互接続とを含む。 - 特許庁

To provide a communication repeater or the like capable of enlarging the idea of interconnections and mutual utilization of a network represented by the Internet to a communication terminal level, increasing the degree of freedom of network connections and efficiently utilizing communication ability.例文帳に追加

インターネットに代表されるネットワークの持つ相互接続や相互利用の理念を通信端末レベルにまで拡大し、ネットワーク接続の自由度を高めて通信能力の効率的利用を図ることを可能にする、通信中継装置等を提供することを課題とする。 - 特許庁

In each of the light-emitting devices 101, an individual interconnection 102 which is connected to the light-emitting device 101 on a one-to-one basis is formed, and common interconnections 103a, 103b are disposed on both sides of a light-emitting device string formed on the light-emitting device array 100.例文帳に追加

各発光素子１０１には、発光素子１０１に１対１で接続される個別配線１０２が形成されており、共通配線１０３ａ、１０３ｂは、発光素子アレイ１００上に形成された発光素子列の両側に配置されている。 - 特許庁

The electronic component mounted wiring board 10 has such a structure that an electronic component 2 is mounted on a wiring board via a filler layer 3, with continuity between the wiring board 1 and the electronic component 2 established by electrode connection sections 7 which become interconnections for connecting the wiring board 1 and the electronic component 2.例文帳に追加

電子部品搭載型配線基板１０は、配線基板１上に充填層３を介して、配線基板１と電子部品２とを繋ぐ配線となる電極接続部７にて通電する形態で電子部品２を搭載した構成とされる。 - 特許庁

The semiconductor module is provided with a mounting board 1, on which solder balls 2 used to connect interconnections on the motherboard 50, are provided on the rear side, and a plurality of semiconductor packages 4a, 4b, 4c, 4d which are mounted in a multistage manner on the surface of the mounting board and which are connected to electrodes installed on the surface.例文帳に追加

裏面側に、マザー基板５０の配線と接続するためのはんだボール２を備えた実装基板１と、実装基板の表面側に多段に実装され、当該表面に設けられた電極に接続された複数の半導体パッケージ４ａ，４ｂ，４ｃ，４ｄとを備える。 - 特許庁

The metal polishing liquid is used for chemically, mechanically polishing a semiconductor integrated circuit substrate for making it planar, contains the following components (1), (2), (3), and (4), and is characterized by the fact that it is used for polishing interconnections formed of copper or an alloy containing copper.例文帳に追加

半導体集積回路用基板の化学的機械的平坦化に用いる金属研磨液であって、下記成分（１）、（２）、（３）及び（４）を含有し、銅又は銅を含む合金からなる配線と、バリア金属膜とを研磨するために用いられることを特徴とする。 - 特許庁

The semiconductor device having an interconnection structure includes an interconnection where the width is reduced partially such that the ratio (b/a) of the diameter b of a via 13 to the width a of interconnections 11 and 11' at the part being connected with the via 13 falls with a range of 0.2-20.例文帳に追加

多層配線構造を有する半導体装置において、ビア１３と接続する部位の配線１１、１１´の幅ａに対するビア１３の直径ｂの比（ｂ／ａ比）が０．２〜２０の範囲内に入るよう、部分的に幅を細くした配線を含むようにする。 - 特許庁

Thereafter, as shown in step (c), a resist mask 6 having openings only at contact forming portions for connection with Al interconnections is formed, after which P ions of an n-type impurity are implanted in step (d) to form highly doped n-type polycrystalline silicon regions 4a as shown in step (e).例文帳に追加

その後、（ｃ）に示すように、Ａｌ配線とのコンタクトを形成する部分のみ開口したレジストマスク６を形成してから、（ｄ）でｎ型の不純物のＰ（リン）を打ち込み、高濃度のｎ型多結晶シリコン領域４ａを（ｅ）に示すように形成する。 - 特許庁

The terminals Din1, Clk1 and Dout1 are connected respectively to a first connection point 31, a second connection point 32 and an output connection point 41 on the loading board 1, and the point 31 and the point 31 are connected to a relay connection point 30 by equal- length interconnections.例文帳に追加

又、Ｄin1 ，Ｃlk1 及びＤout1は、ロードボード１上の第１接続点３１，第２接続点３２及び出力接続点４１へそれぞれ接続し、第１接続点３１及び第２接続点３２を中継接続点３０と等長配線にて接続する。 - 特許庁

A fixed recurrent neural network includes a set of nodes with the fixed-weight interconnections between the nodes and at least one feedback input of interconnecting output from at least one in the nodes to input of at least one node.例文帳に追加

固定リカレントニューラルネットワークは、ノード間において固定重み型の相互接続を有するノードの組と、ノードの中の少なくとも１つからの出力を少なくとも１つのノードの入力に相互接続している少なくとも１つのフィードバック入力と、を含んでいる。 - 特許庁

In each of the performers, the connection states among the performers are displayed in a matrix diagram on the basis of the matrix information, for example, representing effective interconnections among performers 'Piano' to 'Bass' and 'Violin' to 'Viola' (A); and 'Piano' to 'Viola' (B).例文帳に追加

各演奏者では、このマトリクス情報に基づいて演奏者間の接続状態がマトリクス図形で表示され、例えば、演奏者“Ｐｉａｎｏ”〜“Ｂａｓｓ”，“Ｖｉｏｌｉｎ”〜“Ｖｉｏｌａ”（Ａ）；“Ｐｉａｎｏ”〜“Ｖｉｏｌａ”（Ｂ）間の相互接続が有効であることを表わす。 - 特許庁

To devise a wiring substrate which is capable of forming thin interconnections, and is excellent in the stress relaxation performance of soldered connecting portion, and at the same time, can secure overcoat performance such as solder resist for assuring reliability, in a wiring substrate in which a conductor wiring is formed in a base material.例文帳に追加

基材に導体配線が形成された配線基板について、細配線形成が可能ではんだ接続部の応力緩和性能に優れるとともに信頼性を確保するためのソルダーレジスト等のオーバーコート性能を確保できる配線基板を工夫すること。 - 特許庁

Capacitor-connected interconnections 14, equipped with capacitive circuit elements 14a, are provided adjacent to the power supply line 11 of the printed circuit board 1, and connected to the ground of the printed circuit board 1 so as to prevent damages to equipment due to the oblique insertion of the flexible wiring material 2.例文帳に追加

フレキシブル配線材の斜め挿入による機器破損を防ぐために、プリント回路板１の電源配線１１に隣接して、容量性回路素子１４ａを有するキャパシタ接続配線１４を配設し、プリント回路板１のグラウンドに接続しておく。 - 特許庁

To provide a photoelectron integrated circuit device which has a lower resistance in interconnections to keep a resistance value of a CNT layer sufficiently low and which enables operating the CNT layer as a photo detecting element.例文帳に追加

光電子集積回路装置に関し、ＣＮＴ層の抵抗値を充分に低く維持できるようにして配線を低抵抗化した光電子集積回路装置を実現し、また、ＣＮＴ層を受光素子として動作させることができる光電子集積回路装置を実現する。 - 特許庁

To provide a novel silphenylene skeleton-containing polymer compound which can satisfy both chemical resistance and adhesiveness to a substrate and can be used as a material for a thermosetting resin for forming coatings for protecting substrates, circuits, interconnections and the like; and to provide a method for manufacturing the polymer.例文帳に追加

耐薬品性、基材への接着性を満足させ、基板や回路、配線等の保護用皮膜等を形成するための熱硬化性樹脂の材料として用いることが可能な新規なシルフェニレン骨格含有高分子化合物及びその製造方法を提供することを目的とする。 - 特許庁

The fluid, when contained in the fluid containing structure 509, presses the flexible wiring layer 507 towards a device 505 under test to form electrical interconnections between the first contact elements 533 and the corresponding second contact elements 532 on the device 505 under test.例文帳に追加

流体内蔵構造体５０９に収容された場合の流体は、フレキシブル配線層５０７を被試験デバイス５０５の方へ押し付け、第１の接触要素５３３と被試験デバイス５０５上の対応する第２の接触要素５３２との間で電気相互接続を行う。 - 特許庁

The light emitting module 10 has: a metal substrate 12; multilayer interconnections (first and second interconnection layers 14, 18) formed on the upper surface of the metal substrate 12; and a light-emitting device 20 electrically connected to the upper layer, namely the second interconnection layer 18.例文帳に追加

本発明の発光モジュール１０は、金属基板１２と、金属基板１２の上面に形成された多層配線（第１配線層１４および第２配線層１８）と、上層の第２配線層１８に電気的に接続された発光素子２０とを備えた構成となっている。 - 特許庁

To optimize process conditions and to supervise CMP equipment by enabling residual slurry map detection equipment to detect the state of slurries etc. adhered on wafers after CMP with high accuracy, in order to, for example, realize a semiconductor device having high-reliablility Cu interconnections.例文帳に追加

スラリー残マップ検出装置に関し、ＣＭＰ後のウェーハに付着したスラリー等の状態を精度良く検出できるようにし、プロセス条件の最適化やＣＭＰ装置の状態を監視できるようにして、例えば、信頼性が高いＣｕ配線をもつ半導体装置を実現できるようにする。 - 特許庁

To provide a two-layer plated substrate that is controlled so that surface defects do not give rise to problems even when it is used for a flexible wiring board having interconnections with a width of 25 μm or less, and a method of simply and effectively manufacturing this two-layer plated substrate.例文帳に追加

表面の欠陥が、幅２５μｍ以下の配線を有するフレキシブル配線板に使用された場合でも問題が生じないように制御された二層めっき基板と、この二層めっき基板を簡便且つ効果的に製造する二層めっき基板の製造方法の提供。 - 特許庁

The semiconductor integrated circuit of the present invention comprises a hard macro 10 including a plurality of pins P of minimum line width (c) disposed to be positioned while being obliquely deviated from each other at minimum intervals (a) on one side of the hard macro, and slant interconnections N connected to the pins in the hard macro.例文帳に追加

本発明の半導体集積回路は、ハードマクロ１辺において最小間隔ａで、互いに斜めにずれて位置するように配置された最小線幅ｃの複数のピンＰを有するハードマクロ１０と、ハードマクロにおけるピンに対して接続された斜め配線Ｎとを備える。 - 特許庁

"Integrated circuit" means a circuit, in its final or an intermediate form, in which the elements, at least one of which is an active element, and some or all of the interconnections are integrally formed in or on a piece of material and that is intended to perform an electronic function:例文帳に追加

「集積回路」とは，最終形態又は中間形態の回路であって，複数ある素子のうち少なくとも1は能動素子であり及び相互接続の部分又は全体が材料片内に又は材料片上に集積的に形成されていて，1の電子作用を実行させる目的のものをいう。 - 特許庁

For the purpose of this Law, "integrated circuit" means a product, in its final form or an intermediate form, in which the elements, at least one of which is an active element, and some or all of the interconnections are integrally formed on a piece of isolating material and which is intended to perform a specific electronic function. 例文帳に追加

本法の適用上、「集積回路」とは、その最終形あるいは中間型において、その中の素子の少なくとも一つが能動素子であり、全ての又は一部の配線が絶縁材料の内部に統合された形で一定の電子機能を有するよう意図された製品を意味する。 - 特許庁

Thereby, even when interconnections drawn from the input terminal of the differential amplifier do not run side by side in an automatic layout and wiring operation, by inputting noise components simultaneously to the two terminals, noise can be offset, and restrictions in the automatic layout and wiring operation can be relaxed.例文帳に追加

それにより、自動配置配線において差動増幅器の入力端子から引き出される配線が並走されない場合であっても、上記二つの端子にノイズ成分が同時に入力されることによってノイズを相殺することができ、自動配置配線における制約を緩和することができる。 - 特許庁

To provide a method for forming an interconnection which can form the interconnection selectively on a substrate irrespective of the size of the substrate, further can save resources in materials for forming the interconnection, can realize micro-interconnections, and can realize reduction in manufacturing cost due to reduction in the number of manufacturing steps.例文帳に追加

基体の大きさによらず、基体上に配線を選択的に形成することができ、また、配線の形成における材料の省資源化、微細配線の実現及び製造工程数の削減による製造コストの削減を実現できる配線の形成方法を提供する。 - 特許庁

The lead frame 10 is provided with chip mounting parts 12 which are retained by an outer yoke 11 and mount a plurality of semiconductor chips, inner leads 13 arranged around each of the chip mounting parts 12, and interconnections 14 which interconnect and retain the inner leads 13 and the outer yoke 11.例文帳に追加

リードフレーム１０は、外枠部１１に支持され、複数の半導体チップをそれぞれ搭載するチップ搭載部１２と、各チップ搭載部１２の周囲に配置されたインナリード部１３と、インナリード部１３と外枠部１１とを連結して支持する連結部１４とを有している。 - 特許庁