「INV.」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The inverter INV is a DC load to be linked with the power system, and the DC current from a DC power supply DP is converted into an AC current and linked with the power system.例文帳に追加

インバータＩＮＶは、電力系統に連系する直流負荷であり、直流電源ＤＰからの直流電流を交流電流に変換し、連系させる。 - 特許庁

I channel and Q channel data in each 8 lines from analog/digital converters 29, 30 are sent to the inverter (INV) 371 and the exclusive OR gate (EX-OR) 372, respectively.例文帳に追加

アナログ／ディジタル変換器２９、３０からの各々８系列のＩチャネル、Ｑチャネルデータをそれぞれインバータ（ＩＮＶ）３７１と、排他的論理和ゲート（ＥＸ−ＯＲ）３７２とに与える。 - 特許庁

In a pull-in circuit 2, a pole-side circuit 21 includes a pole transformer PT having a secondary side which is connected in series with a capacitor C and an inverter INV connected in parallel with each other.例文帳に追加

引込み回路２において、柱上側回路２１は、柱上変圧器ＰＴの２次側と、互いに並列に接続されたコンデンサＣ及びインバータＩＮＶとが直列に接続される。 - 特許庁

The on duration of one of two switching elements in diagonal positions of four switching elements Q1 to Q4 comprising a full-bridge inverter circuit INV is made shorter than the on duration of the other.例文帳に追加

フルブリッジ型のインバータ回路ＩＮＶを構成する４個のスイッチング素子Ｑ１〜Ｑ４のうち対角位置の２個のスイッチング素子のうちの一方のオン期間を他方のオン期間よりも短くする。 - 特許庁

In the alarm sound outputting sound component generating part 142, surrounding noise erasing sound component NCinv+SC' inv and alarm sound compensating sound component SC' superposed on the alarm sound SC from an alarm sound selecting part 143 is generated as an alarm sound outputting sound component SC+NCinv.例文帳に追加

警告音出力用音成分生成部142は、警告音選択部143からの警告音SCに周辺音消去用音成分NCinv+SC'inv及び警告音補償用音成分SC'を重畳したものを警告音出力用音成分SC+NCinvとして生成する。 - 特許庁

When high-pressure abnormality or abnormality in an INV (invertor) system do not occur in initial operation check, detections of all items of first data, second data and common data are permitted, and the detected data is stored in a storing section at a time interval t0.例文帳に追加

初期動作チェックで高圧異常又はＩＮＶ系異常が発生していなければ、第１データ、第２データ、共通データの全項目の検出を許可し、検出されるデータを時間間隔ｔ０で記憶部に格納する。 - 特許庁

At the time, by supplying the trigger pulse of the oscillation circuit OS1 through an inverter INV to the FET Q2, a high duty for boosting and a low duty for heating are attained.例文帳に追加

このとき、ＦＥＴＱ２へは、インバータＩＮＶを介して発振回路ＯＳ１のトリガパルスを与えることで、昇圧を高、加熱を低のデューティとする。 - 特許庁

A capacitor C_01 connected between the inverter circuit INV and the appliance body 10 for bypassing a high-frequency component is used for the leakage current suppressing means.例文帳に追加

漏れ電流抑制手段として、インバータ回路ＩＮＶと器具本体１０との間に接続され高調波成分をバイパスするコンデンサＣ_０１を用いる。 - 特許庁

AC output of a generator G is converted into AC output with higher frequency than the original frequency with an inverter INV, and the high frequency AC output is applied to a metal halide lamp (discharge lamp) L to light it.例文帳に追加

発電機Ｇの交流出力をこれよりも高い周波数の交流出力にインバータＩＮＶで変換してメタルハライドランプ（放電灯）Ｌに印加点灯する。 - 特許庁

A power conversion circuit 1 comprises a buffer BUF and an inverter INV that interrupt secondary coils W15 and W25 included in transformers T1 and T2 and a load Load.例文帳に追加

電力変換回路１は、トランスＴ１、Ｔ２のそれぞれが有する２次巻線Ｗ１５、Ｗ２５と、負荷Ｌｏａｄと、を断続するバッファＢＵＦおよびインバータＩＮＶを備える。 - 特許庁

In this circuit, because the voltage of C1 is lowered by switching off SW1, the ON-resistance of Q1 rises, a voltage applied to INV is lowered, and thereby, LMP gets dimmer as the time elapses and goes off.例文帳に追加

この回路はＳＷ１のオフによりＣ１の電圧が下がるためＱ１のオン抵抗は上昇して、ＩＮＶに印加される電圧は下がるので、ＬＭＰは時間とともに暗くなってやがて消灯する。 - 特許庁

The surrounding noise NC+SC' is detected by the microphone 7 is normal use and input to a processing device 14 through a sound board 16 and converted into peripheral sound erasing sound component NCinv+SV' inv of a reverse phase at the peripheral noise erasing sound component generating part 141.例文帳に追加

通常使用時においてマイクロフォン7から採取され音声ボード16を経て処理装置14に入力される周辺音NC+SC'は、周辺音消去用音成分生成部141で逆位相の周辺音消去用音成分NCinv+SC'invとなる。 - 特許庁

A power conversion circuit of a discharge lamp lighting device is equipped with a DC/DC converter DD and an inverter circuit INV to generate the output of the converter DD upon being converted into alternating rectangular wave voltages.例文帳に追加

電力変換回路は、ＤＣ／ＤＣコンバータＤＤと、ＤＣ／ＤＣコンバータＤＤの出力を交番する矩形波電圧に変換して出力するインバータ回路ＩＮＶとを備える。 - 特許庁

Here, a norm Vn is a norm of a vector of output voltage of an inverter INV, a norm Ia is a norm of a vector of actual currents id and iq, and a phase difference Δ is a phase difference between a current vector and a voltage vector.例文帳に追加

ここで、ノルムＶｎは、インバータＩＮＶの出力電圧のベクトルのノルムであり、ノルムＩａは、実電流ｉｄ，ｉｑのベクトルノルムであり、位相差Δは、電流ベクトルと電圧ベクトルとの位相差である。 - 特許庁

Since both end voltage of a filter capacitor C10 rises when the both ends of the discharge lamp La is short-circuited, the operation of the inverter circuit INV is stopped by the abnormal rise of both terminal voltage of the filter capacitor C10.例文帳に追加

放電灯Ｌａの両端間が短絡すると平滑コンデンサＣ１０の両端電圧が上昇するから、平滑コンデンサＣ１０の両端電圧が異常上昇するとインバータ回路ＩＮＶの動作を停止させる。 - 特許庁

In the standby, a PMOS transistor Q81 is turned on, a power source VDD (1.8 V) is selected as a circuit power source of the inverter INV (1), and a gate level of the PMOS transistor Q51 for output is set to the VDD level.例文帳に追加

そして、待機時には、ＰＭＯＳトランジスタＱ８１をＯＮし、インバータＩＮＶ（１）の回路電源として電源ＶＤＤ（１．８Ｖ）を選択し、出力用ＰＭＯＳトランジスタＱ５１のゲートレベルをＶＤＤレベルに設定する。 - 特許庁

The level shift circuit is provided with a MOS transistor pair M11 and M12 to which complementary signals are inputted by an input inverter INV, and a MOS transistor pair M13 and M14 which are cross-connected.例文帳に追加

入力インバータＩＮＶによって相補信号が入力されたＭＯＳトランジスタペアＭ１１とＭ１２、クロス接続されたＭＯＳトランジスタペアＭ１３とＭ１４とを備える。 - 特許庁

In the inverter circuit INV, a half- bridge type is made a basic constitution, one of switching elements Q1, Q2 is served as partial smoothing, and automatic operation is constituted by using a feedback transformer DT1.例文帳に追加

インバータ回路ＩＮＶは、ハーフブリッジ型を基本構成としてスイッチング素子Ｑ１，Ｑ２の一方を部分平滑用に兼用してあり、しかも帰還トランスＤＴ１を用いて自励動作するように構成される。 - 特許庁

Here, a norm Vn is a norm of a vector of output voltage of an inverter INV, a norm Ia is a norm of a vector of actual currents id and iq, and a phase difference Δ is a phase difference between a current vector and a voltage vector.例文帳に追加

ここで、ノルムＶｎは、インバータの出力電圧のベクトルのノルムであり、ノルムＩａは、実電流ｉｄ，ｉｑのベクトルノルムであり、位相差Δは、電流ベクトルと電圧ベクトルとの位相差である。 - 特許庁

At this time, the filtrating capacitor C10 is put in the parallel state in terms of equivalency and exhibits a filtrating action, so that the noise with high-frequency waves directed toward a DC power supply device is returned to an inverter circuit INV, so that power factor improving effects are obtained.例文帳に追加

この時、フィルタ用コンデンサＣ_10は等価的に並列状態となり高周波が直流電源装置側へ向かうノイズをインバータ回路ＩＮＶ側へ返すようにフィルタ作用を示すので、力率改善効果が得られる。 - 特許庁

To provide a driving method of a fuel cell power generating device which prevents original fuel system, air system, and electric system of a fuel cell from temporary disturbance in the case of INV re-try at system irregularity, and aims to prevent the deterioration of the fuel cell.例文帳に追加

系統異常時のＩＮＶリトライにおける燃料電池の原燃料系、空気系、電気系の一時的な擾乱を防止し、ひいては燃料電池の劣化防止を図った燃料電池発電装置の運転方法を提供する。 - 特許庁

The discharge lamp lighting device comprises an inverter circuit INV of half-bridge type that converts the DC power source output obtained from the AC power source AC into a high frequency output and supplies to the discharge lamp La.例文帳に追加

交流電源ＡＣから得る直流電源の出力を高周波出力に変換して放電灯Ｌａに供給するハーフブリッジ型のインバータ回路ＩＮＶを備える。 - 特許庁

Switch SW7 is turned on by the signal (output of the INV circuit 9), which is a reversed energy-saving signal S1 to supply power the HDD 3, in place of PSU1.例文帳に追加

このとき、省エネ信号Ｓ１を反転した信号（ＩＮＶ回路９の出力）でスイッチＳＷ７がＯＮされて、ＰＳＵ１に代えてＨＤＤ３に電源を供給する。 - 特許庁

Input variable terminal input 1[1] to input 1[k] are coupled with a floating gate FG of a νMOS inverter INV via paraelectrics C_1 to C_k, and a control variable terminal input 2 is coupled via a threshold data holding circuit HLD.例文帳に追加

νＭＯＳインバータＩＮＶのフローティングゲートＦＧに、入力変数用端子input1〔１〕〜input1〔ｋ〕を常誘電体容量Ｃ_1 〜Ｃｋを介して結合し、制御変数用端子input2をしきい値データ保持回路ＨＬＤを介して結合する。 - 特許庁

The MOS logic circuit INV uses the output of the source follower MOS TRs for the operating power supply and uses 2nd power supplies VDD2, VSS2 for a substrate bias power supply.例文帳に追加

ＭＯＳ論理回路（ＩＮＶ）は、ソースフォロアＭＯＳトランジスタの出力を動作電源とし、第２の電源（ＶＤＤ２，ＶＳＳ２）を基板バイアス電源とする。 - 特許庁

By adjusting the duty ratio of each transistor of the inverter INV, each input terminal of the coils L1, L2 is controlled independently, and thereby electric potentials at the middle points and phase currents of the coils L1, L2 are controlled.例文帳に追加

インバータＩＮＶを各トランジスタデューティー比を調整することで、コイルＬ１、Ｌ２の各入力端を独立して制御し、中点電位およびコイルＬ１、Ｌ２の相電流を制御する。 - 特許庁

According to the circumstance, Mn is driven directly by the AC power by the route via the SWn3, without using INV, and Mr is driven directly by the AC power by the route via the SWr3.例文帳に追加

また、場合によってはＩＮＶを用いずに、ＳＷｎ３を介する経路で交流電源により直接Ｍｎを駆動し、ＳＷｒ３を介する経路で交流電源により直接Ｍｒを駆動する。 - 特許庁

When the abnormality in the INV system occurs, the detection of the first data is not permitted, the second data and the common data are detected, and the detected second data and common data are stored in the storing section at a time interval t2 (<t0).例文帳に追加

ＩＮＶ系異常が発生した場合には、第１データの検出を不許可にして第２データ及び共通データを検出し、検出される第２データ及び共通データを時間間隔ｔ２（＜ｔ０）で記憶部に格納する。 - 特許庁

Since current-voltage characteristics of the inverter INV_n changes according to the output voltage of the integration circuit 130, the sensitivity of the current and voltage converter changes.例文帳に追加

積分回路１３０の出力電圧に応じてインバータＩＮＶ_ｎ の電流−電圧特性が変化するので、電流電圧変換回路の感度が変化する。 - 特許庁

(5) The claim or claims shall -- (a) define the matter for which the applicant seeks protection; (b) be clear and concise; (c) be supported by the description; and (d) relate to one invention or to a group of inventions which are so linked as to form a single inv endive concept.例文帳に追加

(5)クレームは，(a)当該出願人が保護を求める事項を定義し，(b)明確かつ簡潔で，(c)発明の説明により裏付けられ，かつ(d)1発明又は単一の発明概念を形成するように連結された1群の発明に係わるものでなければならない。 - 特許庁

The (n)th inverter circuit INVn different from the first inverter circuit INV1 continues self-excited oscillation by a positive feedback signal supplied from the third coil N3 (n-1) of the transformer (n-1) included in the (n-1)th inverter circuit INV (n-1).例文帳に追加

第１番目のインバータ回路ＩＮＶ１とは異なる第ｎ番目のインバータ回路ＩＮＶｎは、第（ｎ−１）番目のインバータ回路ＩＮＶ（ｎ−１）に含まれるトランス Ｔ（ｎ−１）の第３の巻線Ｎ３（ｎ−１）から供給される正帰還信号により自励発振を継続する。 - 特許庁

After the engine 3 is started, an engine speed is controlled at a constant-speed control mode so that the engine speed is kept at a preset engine speed, and the operation of an inverter INV is started after the engine speed is raised to the preset engine speed.例文帳に追加

【解決手段】エンジン３を始動した後、エンジンの回転速度を設定回転速度に保つように制御する定速制御モードでエンジンの回転速度を制御し、エンジンの回転速度を設定回転速度まで上昇させてからインバータＩＮＶの動作を開始させる。 - 特許庁

The semiconductor integrated circuit has source follower MOS TRs Mn3, Mp4 whose mutual conductance is controlled according to 1st power supplies VDD1, VSS1 and receiving 2nd power supplies VDD2, VSS2 to supply an operating power supply to a MOS logic circuit INV.例文帳に追加

ＭＯＳ論理回路（ＩＮＶ）に動作電源を供給するために、第１の電源（ＶＤＤ１，ＶＳＳ１）に従って夫々相互コンダクタンスが制御され、第２の電源（ＶＤＤ２，ＶＳＳ２）が夫々供給されるソースフォロアＭＯＳトランジスタ（Ｍｎ３，Ｍｐ４）を有する。 - 特許庁

Since no output voltage of the inverter INV_0 is reduced by a Schottky current, the limiting amplifier can sufficiently amplify an output level of the amplifier inverter INV_n-1 and detect power with high accuracy even when the amplitude of the input signal is high.例文帳に追加

インバータＩＮＶ_０ はショットキィー電流により出力電圧が低下することがないので、増幅用インバータＩＮＶ_ｎ−１ の出力電位を十分に増幅でき、したがって、入力信号の振幅が高い場合でも高精度のパワー検出を行うことができる。 - 特許庁

The load circuit Z of the inverter circuit INV includes an LC resonance circuit and a period in which the load circuit Z is isolated from a filter capacitor C0 as a direct- current power supply is provided by turning off one of the switching elements in the diagonal positions in a period for which a resonance current flows.例文帳に追加

インバータ回路ＩＮＶの負荷回路ＺはＬＣ共振回路を含み、共振電流が流れる期間に対角位置の一方のスイッチング素子をオフにすることで、負荷回路Ｚを直流電源である平滑コンデンサＣ０から切り離す期間を設ける。 - 特許庁

An AC voltage from an AC power supply AC is converted by a rectifier RF1 into a DC voltage, the DC voltage is inverted by an inverter INV into an AC voltage and transformed by a transformer TF, and then the output from the transformer TF is rectified by a rectifier RF2 to produce a DC current for charging a battery B.例文帳に追加

交流電源ＡＣの交流を整流器ＲＦ１で直流に変換し、この直流をインバータＩＮＶで交流に変換し、トランスＴＦで変圧し、トランスＴＦの出力を整流器ＲＦ２で直流に整流してから、バッテリーＢに充電をする。 - 特許庁

Each of a U-phase arm circuit 1, V-phase arm circuit 2 and W-phase arm circuit 3 of the inverter device INV has transistors Q12, Q22, Q32 and diodes D12, D22, D32 connected in reverse parallel with the transistors Q12, Q22, Q32, respectively.例文帳に追加

インバータ装置ＩＮＶのＵ相アーム回路１，Ｖ相アーム回路２，Ｗ相アーム回路３は、それぞれ、トランジスタＱ１２，Ｑ２２，Ｑ３２と、トランジスタＱ１２，Ｑ２２，Ｑ３２に逆並列接続されたダイオードＤ１２，Ｄ２２，Ｄ３２とを有する。 - 特許庁

Generation of a DC voltage component can be detected, when the integration signal s(sd) is generated; and an inverter pulse generator 3 adjusts the width of a conduction pulse signal to be supplied to each switching element of the inverter INV so that the DC voltage component is reduced.例文帳に追加

積分信号ｓ（ｓｄ）が発生すると直流分電圧が発生したことを検出でき、インバータパルス発生器３は、直流分電圧を減少させるように、インバータＩＮＶの各スイッチング素子に供給する導通パルス信号の幅を調整する。 - 特許庁

Although a tube current I_L1 controlled into a control waveform INV of an inverter supplied in synchronism with frame cycles according to a blinking signal is cut off before as shown by I_L2, 30 to 60% of a current in an ON period is supplied even in an OFF period to continue discharge.例文帳に追加

ブリンキング信号に基づきフレーム周期に同期して供給されるインバータの制御波形ＩＮＶに制御される管電流Ｉ_Ｌ１を、従来ではＩ_Ｌ２のように遮断していたのに対し、オフ期間でもオン期間の３０％〜６０％で流し、放電を継続させる。 - 特許庁

A control part CN makes the on/off control of switching elements Q1-Q4 of the inverter circuit INV, so that the output voltage at its output ends B and C turns into alternating rectangular wave voltages as well, when the discharge lamp La is being started (at no load) as is lighted.例文帳に追加

制御部ＣＮは、放電灯Ｌａの始動時（無負荷時）も点灯時もインバータ回路ＩＮＶの出力端Ｂ，Ｃの出力電圧が交番する矩形波電圧になるようにインバータ回路ＩＮＶのスイッチング素子Ｑ１〜Ｑ４をオンオフ制御する。 - 特許庁

An inverter circuit INV has a series circuit of switching elements Q1 and Q2, and one end of the primary winding of a transformer T1 is connected to the output end, and an LC resonance circuit and a load circuit consisting of a discharge lamp La are connected to the secondary side of the transformer T1.例文帳に追加

インバータ回路ＩＮＶはスイッチング素子Ｑ１，Ｑ２の直列回路を有し、出力端にはトランスＴ１の一次巻線の一端が接続され、トランスＴ１の二次側には共振回路及び放電灯Ｌａからなる負荷回路が接続される。 - 特許庁

A through-current flowing into the inverter INV is reduced by increase of a resistance between the second terminal P2 and the node B, and the power consumption is reduced, and also a shift of threshold voltages of the transistors T14, T15 is suppressed to stabilize the operation of a shift circuit 21_k.例文帳に追加

従って、第２の端子Ｐ２とノードＢ間の抵抗の増加によってインバータＩＮＶに流れる貫通電流が低減されて消費電力が削減されるとともに、トランジスタＴ１４、Ｔ１５の閾値電圧のシフトが抑制されて、シフト回路２１_ｋの動作が安定する。 - 特許庁

A semiconductor module Ms is composed of a switching element Tq, a diode DP, a surge suppressing capacitor Cn, and an inverter circuit Inv, and further it is provided properly with terminals a-b for capacitors, a terminal to be connected with a rectifier circuit DB, a terminal to be connected with a control motor M, etc.例文帳に追加

半導体モジュールＭｓは、スイッチング素子ＴｑとダイオードＤＰとサージ抑制コンデンサＣｎとインバータ回路Ｉｎｖとから構成され、更に、コンデンサ用端子ａ〜ｂ、整流回路ＤＢに接続される端子、制御モータＭに接続される端子等が適宜設けられている。 - 特許庁

A circuit (INV) using FD-SOI MOS transistors each back gate of which is controlled by a voltage applied to each well is configured such that a voltage amplitude applied to each well is selected greater than an input voltage amplitude employs an MOS transistor dynamically switched to an enhanced mode and a depletion mode.例文帳に追加

ウエルによってバックゲートを制御するＦＤ−ＳＯＩを用いた回路（ＩＮＶ）において、ウエルの電圧振幅をゲートの入力電圧振幅よりも大きくし、またはダイナミックにエンハンス形とデプレッション形に変わるＭＯＳＴを使った回路にする。 - 特許庁

Display data DN/DSP which are inputted to a data driver of an initial stage and consist of an RSDS signal are converted into display data DA consisting of a CMOS signal, and the display data DA are brought under primary inversion control with a data inversion signal INV generated inside and transferred to an internal wire 31 of a data input circuit 30.例文帳に追加

初段のデータドライバに入力されたＲＳＤＳ信号からなる表示データＤＮ／ＤＰはＣＭＯＳ信号からなる表示データＤＡに変換され、内部で生成されるデータ反転信号ＩＮＶにより１次反転制御され、データ取り込み回路３０の内部配線３１に転送される。 - 特許庁