「Time Clock」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

To improve the clock frequency of a signal whose phase can be controlled much more compared with constitution using SMD(synchronous mirror delay) and a grating-like delay circuit (SQUAD) for the fine adjustment of delay time.例文帳に追加

遅延時間の微調整にＳＭＤや格子状遅延回路（ＳＱＵＡＤ）を用いた構成に比べて位相制御可能な信号のクロック周波数を向上させる。 - 特許庁

The game program storage unit 11 stores a program for changing an appearing condition of a character PN appearing on the map of a game by time information H on the clock 14.例文帳に追加

ゲームプログラム記憶器（１１）は、ゲームのマップ上に出現するキャラクタ（ＰＮ）の出現条件を時計（１４）の時間情報（Ｈ）によって変化させるためのプログラムを記憶する。 - 特許庁

When the period of delay time td is set to be equal to a clock, the output signal of the D fIip flop 4 of the prestage cannot be latched by the D flip flop 5 of the poststage.例文帳に追加

遅延時間ｔ_dをクロックと同じ周期にしておくと、前段のＤフリップフロップ４の出力信号は次のクロックで後段のＤフリップフロップ５でラッチできない。 - 特許庁

To provide a digital broadcast recording and a reproducing apparatus which is capable of outputting high-quality video and audio while synchronizing them at all time so as not to fluctuate a clock.例文帳に追加

クロックが変動することないように常に同期をとり、良質な映像及び音声を出力することができるデジタル放送記録再生装置を提供する。 - 特許庁

By controlling a transmitting time in the base station of the radio communication system, the phases of a clock supplied to the digital part of the portable radio equipment and a received signal are synchronized.例文帳に追加

無線通信システムの基地局が送信時刻を制御することにより、携帯無線機のデジタル部に供給されるクロックと受信信号との位相同期を確立する。 - 特許庁

To provide a counter in which a delay time from a clock to a change in bits of a count value is reduced even when there are a number of bits of the count value, and power consumption is reduced.例文帳に追加

カウント値のビット数が多い場合でも、クロックからカウント値の各ビットの変化までの遅延時間が少なく、かつ、消費電力が低減されたカウンタを提供する。 - 特許庁

To prevent occurrence of video deviation caused at a PAL thinning time by canceling the effect of a switching noise due to a horizontal shift clock on an oscillated frequency of a voltage-controlled oscillator.例文帳に追加

水平シフトクロックによるスイッチングノイズが電圧制御発振器の発振周波数に及ぼす影響をキャンセルし、ＰＡＬ間引き時における映像ずれを防ぐ。 - 特許庁

A reference frequency signal to be fed into a phase comparison unit is generated based on a clock at the time a zero-cross point of a saw-tooth wave consisting of a digital signal is detected.例文帳に追加

位相比較部に入力する参照周波数信号を、ディジタル信号からなる鋸波のゼロクロスポイントを検出したときのクロックに基づいて生成する。 - 特許庁

To provide a radio controlled clock capable of quickly indicating a wave reception state and present time, and of improving convenience of a user and executing stable wave reception processing.例文帳に追加

電波受信状態や現時刻を迅速に表示できて利用者の利便性を向上でき、かつ、安定した電波受信処理を実行できる電波修正時計の提供。 - 特許庁

To compensate for a delay time of a clock tree (CT) only with a delay fluctuation width by a delay element of a delay circuit part in VCDLs (voltage-controlled delay circuit) constituting a DLL (dynamic link library).例文帳に追加

ＤＬＬを形成するＶＣＤＬにおいて、クロック・ツリー（ＣＴ）部の遅延時間を遅延回路部の遅延素子による遅延変動幅だけで補償することにある。 - 特許庁

To solve the problem of a conventional boosting circuit that a charge transfer time fluctuates depending an operating conditions and boosting efficiency drops if an oscillating circuit and a four-phase clock generating circuit generate delay times separately.例文帳に追加

発振回路と４相クロック生成回路とで別々に遅延時間を生成すると、電荷転送時間が動作条件によって変動し、昇圧効率が低下する。 - 特許庁

This clock signal is used for controlling the execution of an instruction in an instruction decoding control part 11 and each time an instruction is to be executed, counting-up is performed by the counter 52.例文帳に追加

このクロック信号は命令解読制御部１１が命令の実行制御のために用いられ、カウンタ５２によるカウントアップは、命令実行の度になされる。 - 特許庁

Consequently, the current consumption is reduced because the time for which a protocol controller 9 is operated by a high-speed clock (normal mode) can be shortened.例文帳に追加

従って、プロトコルコントローラ９が高速クロックで動作（ＮＯＲＭＡＬモード）する時間を短縮することができるために、消費電流を低減することができるという効果がある。 - 特許庁

In an optical receiver 14, the photodiode 46 of a clock reproducing apparatus 44 converts an optical time-division multiplex signal light to be inputted from the optical transmission path 12 into an electric signal.例文帳に追加

光受信装置１４では、クロック再生装置４４のフォトダイオード４６が、光伝送路１２から入力する光時分割多重信号光を電気信号に変換する。 - 特許庁

Each outer peripheral side pattern is written by a clock frequency modulated from the timing of detecting each reference pattern of the inner peripheral side track after delay time calculated for each sector.例文帳に追加

各外周側パターンは、内周側トラックの各基準パターンを検出したタイミングから、変調されたクロック周波数で、セクタ毎に算出された遅延時間後に書き込む。 - 特許庁

If the GPS unit 7 finishes the reception of positioning data, the CPU 2 acquires the present time from a clock unit 8, and carries out positioning computation based on the received positioning data.例文帳に追加

ＣＰＵ２は、ＧＰＳ部７が測位データの受信を終了すると、時計部８より現在時刻を取得し、受信された測位データに基づいて測位計算を行う。 - 特許庁

To provide a telephone set wherein a user needs not to directly enter a time while operating an operation means for the setting and adjustment of a clock means.例文帳に追加

利用者が操作手段を操作しながら直接時刻の入力を行い時計手段の設定及び調整する必要のない電話装置を提供することを目的とする。 - 特許庁

A schedule transmission request including time indicated by a built-in clock 36 is transmitted to a schedule transmitter 5 when the screen saver is started in a terminal 3.例文帳に追加

端末装置３では、スクリーンセーバが起動すると、スケジュール送信装置５に対して、内蔵時計３６によって示されている時刻を含むスケジュール送信要求を送信する。 - 特許庁

To provide a data transfer device capable of multi-cycling data transfer without having an effect on the final waveform so as not to take a path where setup time is the greatest common divisor of periods of two clock periods.例文帳に追加

２つのクロック間でのデータ転送のセットアップ時間がこれらクロック周期の最大公約数となると、そのデータ転送がクリティカルパスになる可能性が高い。 - 特許庁

A control part 80 writes the latent image line on the photoreceptor drum 11a, by actuating the exposure device 13a each time the clock pulses of the rotary encoder 37 are counted by a fixed number.例文帳に追加

制御部８０は、ロータリエンコーダ３７のクロックパルスを一定個数カウントするごとに露光装置１３ａを作動させて感光ドラム１１ａに潜像線を書き込む。 - 特許庁

To secure a latch margin at the time of converting input data which are fetched by the control of a data strobe signal into a clock signal control in a DDR(double data rate)-SDRAM(synchronous dynamic RAM).例文帳に追加

ＤＤＲ−ＳＤＲＡＭにおいて、データストローブ信号の制御で取り込んだ入力データをクロック信号制御に変換する際のラッチマージンを確保する。 - 特許庁

In three frequency dividing delay circuits, the time of the basic clock period is deviated and the pulse producing operation is carried out by start signals (S1, S2 and S3) of a start control circuit 6.例文帳に追加

３つの分周遅延回路は、スタート制御回路６のスタート信号（Ｓ１，Ｓ２，Ｓ３）により、基本クロック周期の時間がずれてパルス生成動作を行う。 - 特許庁

To provide a SIMD type microprocessor in which an arithmetic processing time is further shortened by reducing the number of cycles of stall or clock wait which used to be excessive in a conventional manner.例文帳に追加

従来、過剰となっていたストールやクロックウェイトのサイクル数を削減して、演算処理時間を一層短縮したＳＩＭＤ型マイクロプロセッサを提供する。 - 特許庁

In the case of detecting a message including the designated character string, a clock means 4d monitors whether or not a prescribed time elapses after the corresponding message is stored.例文帳に追加

指定された文字列が含まれるメッセージを検出した場合、該当するメッセージについて、メッセージ格納後一定時間経過したかどうかを、計時手段４ｄで監視する。 - 特許庁

The control circuit 7 judges the rotational speed of the photosensitive drum 2, according to the read result transmitted from the photosensors 60 and 61, while measuring time by a clock signal.例文帳に追加

制御回路７は、クロック信号によって、時間を計測しつつ、ホトセンサ６０，６１から伝達される読取結果に応じて、感光ドラム２の回転速度を判定する。 - 特許庁

To generate a delay clock which prevents false lock while reducing layout area and drastically reducing power consumption and of which the delay time is adjusted with high precision.例文帳に追加

レイアウト面積を縮小し、消費電力を大幅に低減しながら、疑似ロックを防止し、かつ高精度に遅延時間が調整された遅延クロックを生成する。 - 特許庁

To shorten the operation time in the operation processing circuit without restricting the clock frequency and the gate scale of a multiplier and consuming any unnecessary electric power.例文帳に追加

クロック周波数や乗算器のゲート規模の規制や無駄な電力消費を生じさせることなく、演算処理回路における演算時間を短縮できるようにする。 - 特許庁

The clock 100 receives data of an operation instruction which serves as a chance for operating a speed of advance of the time transmitted from a remote controller 200 operated by a user A10a.例文帳に追加

時計１００は、利用者Ａ１０ａにより操作されるリモコン装置２００から送信された、時刻の進行速度を操作する契機となる操作指示のデータを受信する。 - 特許庁

To provide a display device capable of displaying a high definition and high speed moving picture by decreasing a clock frequency, increasing a signal write time, and increasing an opening ratio.例文帳に追加

クロック周波数を低下させ、信号書き込み時間を増大させ、開口率を上げ、高精細表示かつ高速動画表示が可能な表示装置を提供する。 - 特許庁

Each of network nodes 2 to 4 is placed so as to decide a time in relation to a related application clock in response to an event designated by a central network node 1.例文帳に追加

各ネットワークノードは、中央ネットワークノードにより指定されたイベントに呼応して、関連したアプリケーションクロックに関係する時刻値を決定するように配置されている。 - 特許庁

A comparator 17 identifies a sampling clock corresponding to a time at which the received signal reaches the peak value by comparing the encode signal to data registered in a pattern register 16.例文帳に追加

コンパレータ１７はエンコード信号とパターンレジスタ１６に登録されているデータとの比較から受信信号がピーク値となる時刻に相当するサンプリングクロックを特定する。 - 特許庁

To provide a semiconductor integrated circuit capable of suppressing the increase of data transfer time between a plurality of circuit blocks different in power supply voltage and clock frequency.例文帳に追加

電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供する。 - 特許庁

To freely change a power supply voltage and a system clock frequency on a time axis by each functional block on a semiconductor integrated circuit, and to mutually exchange data.例文帳に追加

半導体集積回路上の各機能ブロックが自由に電源電圧、システムクロック周波数を時間軸において変えて、しかも、相互にデータを交換できること。 - 特許庁

To provide a PLL circuit capable of shortening a period of time required for synchronizing an analog data signal with a clock signal, and to provide an optical disk reproducing apparatus having the PLL circuit.例文帳に追加

アナログデータ信号とクロック信号とを同期させるまでに要する時間を短縮することができるPLL回路及びこのPLL回路を有する光ディスク再生装置を提供する。 - 特許庁

To prevent monitoring time for detecting a CPU clock signal from fluctuating even though battery voltage fluctuates with respect to a CPU monitoring circuit.例文帳に追加

本発明は、ＣＰＵ監視回路に関し、バッテリ電圧の変動が生じても、ＣＰＵのクロック信号を検出するための監視時間が変動するのを防止することを目的とする。 - 特許庁

To provide a PLL circuit capable of synchronizing the phase in a short time without performing excess control of a voltage controlled oscillator even when clock interruption and noise are caused.例文帳に追加

クロック断やノイズが生じても、電圧制御発振器が過剰制御されることなく短時間に位相同期をとることのできるＰＬＬ回路を提供する。 - 特許庁

To relax or prevent switching to a special mode during operation with a normal mode by a noise of an external clock without affecting an access time of a semiconductor memory.例文帳に追加

半導体記憶装置のアクセスタイムに影響すること無く、外部クロックのノイズにより通常モードで動作中に特殊モードに切り替わることを緩和又は防止する。 - 特許庁

A clock for operating a CPU and a wait time for the processing of image drawing are dynamically controlled for the compatibility of battery service life of a portable electronic apparatus with sound quality.例文帳に追加

本発明では、携帯用電子機器の電池寿命と発音クオリティの両立のために、ＣＰＵの動作クロックと、画像描画の処理ウエイト時間を動的に制御する。 - 特許庁

The upper server layer 3 compares the history information of the data obtained from the common database with the current clock time, thereby determining whether the latest traffic data is stored in the obtained data.例文帳に追加

上位サーバ層３は、共通データベースから取得したデータの履歴情報と現在時刻を比較し、取得データに最新のトラフィックデータが格納されているかを判定する。 - 特許庁

The pulse T is received by receivers 11a-11c inside the water vessel 1, and received signals A1-A3 are input to a propagation time clock generator 14.例文帳に追加

この超音波送信パルスＴは、水槽１内の受信装置１１ａ〜１１ｃにより受信され、その受信信号Ａ１〜Ａ３が伝播時間クロック発生器１４へ送られる。 - 特許庁

In the wave clock, an orthogonal detection circuit 18 is used as a detection circuit for extracting time information, superimposed on long-wave standard wave among received signals.例文帳に追加

電波時計において、受信信号の中から長波標準電波に重畳された時刻情報を抽出する検波回路として、直交検波回路１８を用いる。 - 特許庁

Since the character is decided on the basis of the pattern of the inter-edge time, the influence of clock deviation and waveform variation in demodulation can be reduced to improve the communication quality.例文帳に追加

エッジ間時間のパターンに基づいてキャラクタを判別するため、クロックずれや復調時の波形変化の影響を少なくすることができ、通信品質が向上する。 - 特許庁

To generate a stable system clock by a circuit of excellent noise characteristics while following jitter even when time information having great jitter or frequency offset is input.例文帳に追加

大きなジッタや周波数オフセットを有する時刻情報が入力された場合でも、ジッタに追従して安定したシステムクロックを、優れたノイズ特性の回路により生成する。 - 特許庁

To provide a radio wave receiving device and atomic clock capable of performing accurate demodulation of a time code even in radio wave conditions where the signal level is largely attenuated.例文帳に追加

信号レベルが大きく減衰するような電波状況であっても、正確なタイムコードの復調を行うことのできる電波受信装置および電波時計を提供する。 - 特許庁

To provide a semiconductor tester capable of reducing load and time needed for adjustment of generation timing of clock signals extracted from data.例文帳に追加

データから抽出するクロック信号の発生タイミングを調整する手間や調整に要する時間を低減することができる半導体試験装置を提供すること。 - 特許庁