「Time Clock」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

The deep power down mode control circuit comprises a deep power down mode signal generating part 10 outputting a deep power down mode signal BDPD in response to a burst command signal BST and a clock enable signal CKE, and a deep power down delay control part 20 delaying the deep power down signal BDPD by a predetermined delay time and outputting it.例文帳に追加

バーストコマンド信号ＢＳＴ及びクロックイネーブル信号ＣＫＥに応答してディープパワーダウン信号ＢＤＰＤを出力するディープパワーダウン信号発生部１０と、前記ディープパワーダウン信号ＢＤＰＤを所定の遅延時間だけ遅延させて出力するディープパワーダウン遅延制御部２０と、を含んでディープパワーダウンモード制御回路を構成する。 - 特許庁

A printer has a means preparing data including a period to allow (or not to allow) output or time zone to print data, deciding whether the data can be printed or not by a clock inside the printer (or by inquiring a reliable server) when printing the data, and determining subsequent operation (printing/non-printing).例文帳に追加

印字データに対して出力可能（もしくは不可能）な期間や時間帯を入れ込んでおいたデータを用意しておき、そのデータを印字しようとしたときに印刷装置内部の時計により印字可能か不可能判断して（もしくは信頼の置けるサーバーに問い合わせて）、以後の動作（印字する／しない）を決定する手段を備えた印刷装置。 - 特許庁

A clock device 1 is provided on a vehicle having a navigation device and GPS time information B is extracted out of GPS information signal input from a GPS antenna 12 by a data analyzer circuit 16 provided in a GPS receiver 14 and an off-set value A is set by the operation of an input device 20.例文帳に追加

本発明の実施例の時計装置１は、ナビゲーション装置を備えた車両に設けられており、ＧＰＳアンテナ１２から入力されるＧＰＳ情報信号の中から、ＧＰＳ受信機１４に備えられたデータ解析回路１６によりＧＰＳ時刻情報Ｂが抽出され、入力装置２０の操作によりオフセット値Ａが設定される。 - 特許庁

An operation clock DCK of the signal generation part 27A generated by a digital function generator 28 is stepwise reduced at a prescribed rate as the zone number increases according to the zone number detected by the track/zone position detecting part 25A, and the time base of the laser output control signal and the laser deflection control signal are stepwise reduced.例文帳に追加

ディジタル関数発生器２８が発生する信号発生部２７Ａの動作クロックＤＣＫは、トラック／ゾーン位置検出部２５Ａで検出されたゾーン番号に応じて、ゾーン番号が大きくなるに従い、所定の割合で段階的に小さくされ、レーザ出力制御信号とレーザ偏向制御信号の時間軸が段階的に縮小される。 - 特許庁

The time elapsing after passage of a reference mark 161 provided on a disc 160 rotating integrally with a polygon mirror is detected by a photointerrupter 151 before a laser beam is detected by a sensor 220 provided on the scanning unit manufacturing device 200 side is measured as the count of the number of pulses of reference clock and stored in a memory 180.例文帳に追加

例えば、ポリゴンミラーと一体的に回転する円板１６０上に設けられた基準マーク１６１の通過がフォトインタラプタ１５１により検出されてから、走査ユニット製造装置２００側に設けられた検出センサ２２０によりレーザビームが検出されるまでの時間を、基準クロックのパルス数のカウント値として計測し、メモリ１８０に格納する。 - 特許庁

The filter/processing apparatus 216 examines the smoothed error signal ERR_PTS, and adjusts the audio decompression apparatus 212, such that an audio frame is skipped or repeated, if rough synchronization control is required, or supplies a control signal to an audio time axis 215 to adjust audio processing clock signal frequency, if fine control is required.例文帳に追加

フィルタ／処理装置２１６は、平滑にされた誤差信号ＥＲＲ_ＰＴＳを検査し、粗い同期調節が必要であれば、音声フレームをスキップするかまたは繰り返すように音声復元装置２１２を調整し、細かい調節が必要であれば、音声時間軸２１５に制御信号を供給して、音声処理クロック信号の周波数を調節する。 - 特許庁

To provide a frequency information generating circuit and a frequency information regenerating circuit which can shorten a recovery from the break of a CBR signal and the time of synchronism acquisition associated with the break of the CBR signal as to a frequency information generating circuit and a frequency information regenerating circuit for the transmission of a CBR signal asynchronous with the clock signal of an ATM network.例文帳に追加

ＡＴＭネットワークのクロック信号とは非同期なＣＢＲ信号を伝送する際の周波数情報生成回路及び周波数情報再生回路に関し、ＣＢＲ信号の断からの復帰やＣＢＲ信号の断に伴う同期引込み時間の短縮が可能な周波数情報生成回路及び周波数情報再生回路を提供する。 - 特許庁

A crystal oscillator includes: a tuning fork crystal vibrator; an oscillation circuit including a temperature compensation circuit for continuously correcting an oscillation frequency change caused by the temperature of the vibrator, in a time domain; and a plurality of PLL (Phase-Locked Loop) circuit outputting a high frequency clock signal with the output of the oscillation circuit as source oscillation.例文帳に追加

本発明の水晶発振器は、音叉型水晶振動体と、この振動体の温度による発振周波数の変化を、時間領域で連続的に補正するための温度補償回路を含んだ発振回路とを備え、この発振回路の出力を源振として高周波クロック信号を出力する、複数のＰＬＬ（フェイズロックループ）回路を備える。 - 特許庁

The counter circuit 30 transmits the clock signal CK2 for a period T1 longer than the period corresponding to a valid fetching area t of the image data when a pulse of an HD signal from the image input part 21 is inputted, and stops transmission of the signal CK2 for a period T2 from elapse of the time T1 to the input of a pulse of the HD signal.例文帳に追加

このカウンタ回路３０は、画像入力部２１からのＨＤ信号のパルスが入力されると、画像データの有効取込領域ｔに対応する期間よりも長い期間Ｔ_1、クロック信号ＣＫ_2を送出し、その期間Ｔ_1が経過してから次のＨＤ信号のパルスが入力されるまでの期間Ｔ_2、クロック信号ＣＫ_2の送出を停止させる。 - 特許庁

An SRAM is provided with a delay circuit 34 delaying a signal ACT which becomes an activation level responding to an active command by a fixed time Td and a latch circuit 35 latching an output signal ACTD of the delay circuit 34 whenever a level of an internal clock signal intCK is varied and generating a column decoder activating signal CDE.例文帳に追加

ＳＤＲＡＭにおいて、アクティブコマンドに応答して活性化レベルになる信号ＡＣＴを一定時間Ｔｄだけ遅延させる遅延回路３４と、内部クロック信号ｉｎｔＣＫのレベルが変化するごとに遅延回路３４の出力信号ＡＣＴＤをラッチし、列デコーダ活性化信号ＣＤＥを生成するラッチ回路３５とを設ける。 - 特許庁

The PWM signal generating circuit optionally changes both a cycle and a logic "H" hour of the PWM signal to be outputted at 1/2 time intervals of a clock cycle to enhance the resolution of the PWM signal in a wide duty range, thereby carrying out the fine control of the output power in a wide output power range.例文帳に追加

ＰＷＭ信号生成回路は、出力するＰＷＭ信号の、周期と論理“Ｈ”時間の両方を、クロック周期の１／２の時間間隔で任意に変化させ、ＰＷＭ信号の分解能を広いデューティ範囲において向上し、広い出力電力範囲において出力電力を細かく制御した電源装置を提供する。 - 特許庁

With use of this specified pattern information, an output data generater 20 detects difference information between the data read out from the register 50 and the data read out at the last time, and speeds up a clock signal for writing generated from a frequency control circuit 11 in a section in which it is determined that the difference information is the same with each other.例文帳に追加

この特定したパターン情報を用いて、データ保持レジスタ５０から読み出されるデータについて、出力データ生成部２０において、直前に読み出されたデータとの差分情報を検出し、差分情報が同じであると判別した区間において、周波数制御回路１１において生成する書き込みのためのクロック信号を高速化する。 - 特許庁

A timing controller 11 of a control circuit 10 is provided with two horizontal driving signal generating sections 12 and 13 which generate and output individual horizontal start signals STH1 and STH2 and horizontal clock signals CKH1 and CKH2 to two liquid crystal panels 20 and 30 which are driven at the same time by the control circuit 10.例文帳に追加

制御回路１０のタイミングコントローラ１１には、その制御回路１０によって同時駆動される２つの液晶パネル２０，３０に対して、各個別の水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２を生成して出力する２つの水平駆動信号生成部１２，１３が設けられる。 - 特許庁

The CPU 70a corrects the tentative ultraviolet amount set based on information representing the time taken from a clock circuit 61, a signal representing operation of a wiper taken from a body ECU 62, a detected value of a solar radiation amount taken from a solar radiation sensor 3, and information representing the latitude and longitude taken from a GPS 60, and obtains the ultraviolet amount.例文帳に追加

そしてＣＰＵ７０ａは、時計回路６１から取り込んだ時刻を示す情報、ボディーＥＣＵ６２から取り込んだワイパの作動を示す信号、日射センサ３から取り込んだ日射量の検出値、及びＧＰＳ６０から取り込んだ緯度・経度を示す情報に基づいて、設定した仮紫外線量を補正し、紫外線量を求める。 - 特許庁

In this device, a jitter measuring window is generated by giving the optional phase deviation to a channel clock which is generated by a binary signal binarizing the reproducing signal with respect to the pit column of the optical disk, and the jitter correlation value is obtained by measuring the number of edges for the specified time according to the above binary signal represented on this jitter measuring window.例文帳に追加

この発明は、光ディスクのピット列に対する再生信号を２値化した２値化信号により生成されるチャネルクロックに任意の位相偏差を与えてジッター計測窓を生成し、このジッター計測窓に出現する上記２値化信号によるエッジ数を所定時間計測することにより、ジッター相関値を得るようにしたものである。 - 特許庁

At the time of transmission under the voice conference, the voice conference devices 101A to 101E supervise vacant states of frequency bands which are declared by itself, and if there are vacant bands, they perform broadcast transmission of the voice communication signal which modulates a carrier wave signal of the frequency band by a voice communication signal superimposing on an AC power signal synchronizing with the reference clock signal.例文帳に追加

音声会議中の送信時には、音声会議装置１０１Ａ〜１０１Ｅは、自身が宣言した周波数帯域の空き状況を監視し、空きがあれば、基準クロック信号に同期して、該当する周波数帯域の搬送波信号を収音信号で変調した音声通信信号をＡＣ電力信号に重畳させてブロードキャスト送信する。 - 特許庁

This clock 1 for learning used for education for understanding the concept of the reading way of the time includes a plurally divided pattern pieces 4 for picture matching; a body 3 having a storage part where the pattern pieces 4 are arranged; a transparent board member 2 mountable on the body 3 dismountably; and a long hand and a short hand provided on the transparent board member 2.例文帳に追加

時間の読み方の概念を理解するための教育で使用される学習用時計（１）において、絵合わせのために複数に分割された絵柄片（４）と、絵柄片（４）が配置される収納部を有する本体（３）と、本体（３）に取り外し可能に取り付けることができる透明板部材（２）と、透明板部材（２）に設けられた長針及び短針とを設けた。 - 特許庁

When the printing control section 35 is instructed of the setup mode from the mode instruction section 34, the printing control section performs such control that photographic paper 6 is printed with the respective adjustment items received from the adjustment section 32 and the data as to at what place among the respective adjustment items the set values are supplied as well as the data relating to the present time and data received from a clock section 33.例文帳に追加

印字制御部３５は、モード指示部３４からセットアップモードである旨が指示された場合、調整部３２から受信した各調整項目の設定値およびその設定値が各調整項目内において何番目に供給された設定値であるかのデータと、クロック部３３から受信した現在時刻および日付に関するデータとが印画紙６に施されるような制御を行う。 - 特許庁

This timer comprising the event management function, is composed of a clock means 12a, an event information input means 17 for setting the event information including at least the event occurrence time data, an interface part 16a capable of being connected with another appliance through a network, and an event information transmitting means 18 for transmitting the set event information to the other appliance through the network.例文帳に追加

計時手段１２ａと、少なくともイベント発生時刻データを含むイベント情報を設定するイベント情報入力手段１７と、他の機器とネットワーク接続可能なインターフェース部１６ａと、設定されたイベント情報をネットワークを介して他の機器に伝送するイベント情報伝送手段１８とからなるイベント管理機能を備えて計時装置を構成する。 - 特許庁

To shift other processors into a debug mode at the same time that a certain processor shifts into the debug mode so as to observe the condition of all the processors and to solve the problem of discord between a program counter and a register that is caused by the pipeline of the processors by enabling operation to be resumed in the same way as when an entire clock is stopped, even if the processors shift into the debug mode.例文帳に追加

あるプロセッサがデバッグモードに移行した場合に、ほかのプロセッサも同時にデバッグモードへ移行することで、すべてのプロセッサの状態を観測可能にすると共に、プロセッサがデバッグモードへ移行しても、クロック全体を停止させた場合と同じように動作を再開でき、プロセッサのパイプラインが原因で発生するプログラムカウンタとレジスタの不一致問題をも解決する。 - 特許庁

The overcurrent protection circuit 25 includes a ramp voltage generating circuit 41 which synchronizes with a clock signal and generates ramp voltage, and a correction circuit 42 which forms correction voltage V5 having an amplitude which increases with on-time of the switching device based on the ramp voltage, and forms a correction current detecting signal V4 by subtracting the correction voltage V5 from a current detecting signal V3.例文帳に追加

過電流保護回路２５はクロック信号に同期して傾斜電圧を発生する傾斜電圧発生回路４１と、傾斜電圧に基づいて、スイッチング素子のオン時間の経過と共に増大する振幅を有する補正電圧Ｖ５を形成し、電流検出信号V3から補正電圧Ｖ５を減算して補正電流検出信号V4を形成する補正回路４２とを有する。 - 特許庁

To provide a range finder capable of shortening an output time of a sensor data, and capable of measuring quickly a distance, by imparting a clock pulse of a period shorter than that when outputting sensor data effective (necessary), to an unnecessary data, out of the sensor data output from a passive AF sensor, to be output from the AF sensor, in the distance measurement using the passive type AF sensor.例文帳に追加

パッシブ方式のＡＦセンサを使用した測距において、ＡＦセンサから出力されるセンサデータのうち、不要なセンサデータに対しては有効（必要）なセンサデータの出力時に比べて短い周期のクロックパルスを与えてＡＦセンサから出力させることにより、センサデータの出力時間を短縮することができ、測距の迅速化を図ることができる測距装置を提供する。 - 特許庁

A communication state discrimination section 4 discriminates a communication state of a radio communication section 2 in each terminal 1, a log generating section generates a transmission state management log and a reception state management log while a result of determining whether or not transmission/reception is completed without error is associated with time information obtained by a clock section 5 and stores the logs to a storage section 7.例文帳に追加

各端末装置１において、通信状態判定部４が送信および受信時における無線通信部２での通信状態を判定し、ログ生成部が、エラー無く送受信できたかどうかの判定結果を、時計部５で得られた時刻情報と対応付けて、送信状態管理ログおよび受信状態管理ログを生成し、記憶部７に記憶させる。 - 特許庁

This method is provided with a step in which existence of a gap existing between a data write instruction signal and a data read instruction signal which occur consecutively is judged, a step in which a timing control signal in which a clock signal received based on the judged result is delayed by a different time each other is generated, and a step a column decoder is activated in accordance with the timing control signal.例文帳に追加

連続的に発せられるデータ書込み命令信号とデータ読出し命令信号との間に存在するギャップの有無を判断する段階と、前記判断結果に基づいて、受信されたクロック信号を相異なる時間遅延させたタイミング制御信号を発する段階と、前記タイミング制御信号に応じてカラムデコーダが活性化される段階とを備える。 - 特許庁

When recording is made to the write once type optical recording medium recordable and reproducible with a blue laser by CAV scheme, ZCLV scheme or PCAV scheme, the recording method is configured such that, a laser emission pattern having two or more kinds of recording power is used, and the laser emission pattern and the laser emission time standardized by the reference clock is fixed regardless of the recording linear velocity.例文帳に追加

青色レーザにより記録・再生可能な追記型光記録媒体に対し、ＣＡＶ方式、ＺＣＬＶ方式、又はＰＣＡＶ方式で記録を行う際に、２種類以上の記録パワーを有する記録パルスを含むレーザ発光パターンを用い、該レーザ発光パターン及び基準クロックで規格化されたレーザ発光時間を、記録線速度に依らず固定する記録方法。 - 特許庁

If there are further fund needs, we will work around the clock and be quick in taking action as the government should act decisively in times of crises like this. While always bearing in mind that this is a time of crisis and seeking your opinions, we will do things like that, as we have received numerous questions about this matter in the Diet. 例文帳に追加

さらに必要なニーズがあれば、一日の休みもなく機動的に、まさに有事でございますから、こういうときこそ政府がバシッとやるときでございますから、有事ということを常に頭の真ん中に入れながら、皆様方のご意見もしっかりいただきながら、また国会でもたくさんのご質問をいただきますから、そういったことをやっていきたいというふうに思っております。 - 金融庁

An information processor 10 includes: a track list generation section 168 for generating a track list which is a list of a track group including at least a movement locus track generated from movement locus information including position information and clock time information corresponding to the position information; and a display control section 172 for displaying a list screen including the track list on a display device.例文帳に追加

情報処理装置１０は、位置情報及び上記位置情報と対応する時刻情報を含む移動軌跡情報から生成される移動軌跡トラックを少なくとも含むトラック群の一覧であるトラックリストを生成するトラックリスト生成部１６８と、上記トラックリストを含むリスト画面を表示装置に表示させる表示制御部１７２とを有する。 - 特許庁

A designated signal based on an operation clock is input to a delay circuit 2 having the same configuration as a component specified as a component constituting an obstacle to the operational guarantee of the semiconductor integrated circuit, and a signal obtained through the circuit is compared with a signal generated in a reference signal generating circuit 4 for regulating the reference time of the operational guarantee of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の動作保障の障害となる構成要素として特定された構成要素と同一構成を有する遅延回路２に、動作クロックに基づく所定信号を入力し、それを介して得た信号と、半導体集積回路の動作保障の基準時間を規定するためのリファレンス信号発生回路４で生成された信号とを比較する。 - 特許庁

To provide distance measuring equipment capable of shortening the time for output of sensor data and speeding up ranging by imparting clock pulses of a period shorter than that in outputting the sensor data effective (necessary) for the unnecessary sensor data among pieces of the sensor data outputted from an AF sensor of a passive type in ranging by using the AF sensor.例文帳に追加

パッシブ方式のＡＦセンサを使用した測距において、ＡＦセンサから出力されるセンサデータのうち、不要なセンサデータに対しては有効（必要）なセンサデータの出力時に比べて短い周期のクロックパルスを与えてＡＦセンサから出力させることにより、センサデータの出力時間を短縮することができ、測距の迅速化を図ることができる測距装置を提供する。 - 特許庁

When a top workpiece on loaded plate shaped workpieces is suspended by a workpiece suction device to be fed to a plate working machine, a laser beam outputted from an optical detecting device 29 is projected to the suspended workpiece while moving to a plate thickness direction at a constant speed, and a time for receiving a reflected light is measured by a clock 41.例文帳に追加

積載された板状をなすワークから最上部のワークをワーク吸着装置により吊り上げてワークを板材加工機へ向けて搬送するとき、光学系検出装置２９から出力されるレーザ光を吊り上げられたワークに対して板厚方向に定速度で移動しながら投光し、反射した反射光を受光する時間をクロック４１で計測する。 - 特許庁

Then, it is possible to detect card insertion/extraction with high accuracy to surely output a card insertion interrupt to the system and also to realize the reduction of power consumption by keeping a period when the clock is supplied to the circuit 622 within a short time since the circuit 624 detects card insertion until the circuit 624 surely discriminates card insertion/extraction.例文帳に追加

したがって、カード挿抜を高精度に検出してシステムに対してカード挿抜割り込みを確実に出力できるとともに、挿抜判別回路６２２にクロックが供給される期間を検出回路６２４によってカード挿抜が検出されてから挿抜判別回路６２２によってカード挿抜が確実に判別されるまでの僅かな時間内に止めることができ、消費電力の削減を実現できる。 - 特許庁

Indications of the event and of the counter value associated with a detected event are sent from each of the sequence of events detection cards to a corresponding controller which uses its secondary clock, a further free running counter and the value of a sequence of events counter assigned to the event to ascertain the actual or absolute time that the event was detected at the sequence of events card.例文帳に追加

イベントの指標および検出されたイベントに関連するカウンタ数値の指標は各イベントシーケンス検出カードから対応する制御装置に送信され、そこでは、その第二のクロック、さらなる自走カウンタ、およびイベントの割り当てられたイベントシーケンスカウンタの数値を利用し、イベントがイベントシーケンスカードに於いて検出された実際の時間または絶対時間を突き止める。 - 特許庁

To solve a problem that in a digital terrestrial broadcasting system in which a SFN (single frequency network) is constructed for sending electric waves of an identical content at an identical time on an identical RF frequency from multiple transmitting stations, reception of transmission signals is disabled (SFN failure) in some areas where signals are redundantly received, when accuracy of a FFT clock of the transmission signals or transmission timings are misaligned.例文帳に追加

同一のＲＦ周波数で複数の送信所から同一時間、同一内容の電波を送出するＳＦＮ（ＳＩＮＧＬＥ ＦＲＥＱＵＥＮＣＹ ＮＥＴＷＯＲＫ）が構築される地上デジタル放送方式においては、受信が重なり合うエリアでは送信信号のＦＦＴクロック精度や送信タイミングにずれが発生すると受信不能（ＳＦＮの破綻）が発生する。 - 特許庁

The successive approximation analogue/digital converter which comprises a control logic circuit 1 time-controlled by an external clock signal comprises a digital/analogue converter 2 which converts a second digital D supplied from the control logic circuit into an analogue signal A, and a comparator 3 which compares the analogue signal A with an analogue signal B inputted into the analogue-digital converter.例文帳に追加

外部クロック信号により時間制御される制御論理回路１を有する逐次近似アナログ‐デジタル変換器において、アナログ‐デジタル変換器は、制御論理回路により供給された２番目のデジタル信号Ｄをアナログ信号Ａに変換するデジタル‐アナログ変換器２と、前記アナログ信号Ａを、アナログ‐デジタル変換器に入力されるアナログ信号Ｂと比較する比較器３とを有する。 - 特許庁

This storage media reproduction equipment capable of reproducing a data-recordable disk 11 is equipped with a gap detector 22 that detects a time gap between a waveform rising edge or falling edge for reproduction signals from the disk 11 and a reproduction clock, and treatment means to perform waveform equalization to obtain desired waveform characteristics by compensating gaps based on the gaps detected by the gap detector 22.例文帳に追加

データの書き込み可能なディスク１１の再生が可能な記憶媒体再生装置において、ディスク１１からの再生信号の波形の立上りエッジ、又は立下りエッジと、再生クロックとの時間的なズレを検出するズレ検出器２２と、ズレ検出器２２により検出されたズレに基づいて、ズレを補償し、所望の波形特性を得るための波形等化を行う処理手段とを装備する。 - 特許庁

This data broadcast transmitter 5 is provided with: a self-running mode processing part 14 for transmitting content on the basis of an internal device clock corrected to a broadcasting station time and broadcast progress data supplied from a data broadcast controller 4, and an external control mode processing part 15 for transmitting content according to a transmission control signal input from an automatic program controller (APC).例文帳に追加

データ放送送出装置５は、放送局時刻に校正された装置内部時計とデータ放送コントローラ４から供給される放送進行データとに基づいてコンテンツを送出する自走モード処理部１４と、自動番組制御装置（ＡＰＣ）から入力される送出制御信号にしたがってコンテンツを送出する外部制御モード処理部１５とを備える。 - 特許庁

When it is decided that the amplitude value of the clock component is larger, a timing estimating circuit 34 generates a timing signal based upon operation timing estimated by the timing estimating circuit 32, generates a timing signal based upon time intervals determined by the output timing of the timing signal, and outputs it to the external circuit while it is decided that the amplitude value is larger.例文帳に追加

タイミング推定回路３４は、クロック成分の振幅値が大きいと判定されると、タイミング推定回路３２で推定された動作タイミングに基づいてタイミング信号を生成し、振幅値が大きいと判定されていない間、上述のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいてタイミング信号を生成し、外部回路に出力する。 - 特許庁

The logic model 10 comprises a trigger signal generation part 40 generating a trigger signal preVP1 for triggering operation of the voltage generation circuit 20, a counter part 60 changing a counter variable (RISE, FALL) based on a clock signal CLK, and an initialization part 50 resetting the counter variable (RISE, FALL) to an initial value every time the trigger signal preVP1 is changed.例文帳に追加

その論理モデル１０は、電圧発生回路２０の動作をトリガするトリガ信号ｐｒｅＶＰ１を生成するトリガ信号生成部４０と、クロック信号ＣＬＫに基づいてカウンタ変数（ＲＩＳＥ，ＦＡＬＬ）を変化させるカウンタ部６０と、トリガ信号ｐｒｅＶＰ１が変化する毎にカウンタ変数（ＲＩＳＥ，ＦＡＬＬ）を初期値にリセットする初期化部５０とを備える。 - 特許庁

In the loop playback processing in one playback processing task, the CPU 12 outputs each sample after a beat point sample to be a readout position to a sound system 19 one by one in synchronization with a clock signal while shifting the readout position of the sample to a rear beat point sample in sound waveform data every time a beat signal is generated by a beat signal generation part 15.例文帳に追加

１つの再生処理タスクにおけるループ再生処理において、ＣＰＵ１２は、拍信号発生部１５が拍信号を発生するたびに、サンプルの読み出し位置をその音波形データにおける後方の拍点サンプルへとシフトしつつ、読み出し位置となった拍点サンプル以後のサンプルの各々をクロック信号と同期してサウンドシステム１９へ１つずつ出力する。 - 特許庁

An error correction frame including a payload storing the data of low order group signals, a redundant byte storing a redundant code for correcting data error generated in the transmission line, and an overhead storing predetermined control information is generated for every a plurality of low order group signals using a common clock and then they are subjected to time sharing multiplexing.例文帳に追加

低次群信号のデータが格納されたペイロード、伝送路中で発生したデータ誤りを訂正するための誤り訂正用の冗長符号が格納された冗長バイト、及び所定の制御情報が格納されたオーバーヘッドを備えた誤り訂正用フレームを、共通のクロックを用いて複数の低次群信号毎にそれぞれ生成し、それらを時分割多重する。 - 特許庁

There is no possibility that synchronous clocks outputted from semiconductor devices respectively belonging to different groups collide with each other in a timing manner because only synchronous clocks outputted by semiconductor devices of groups that output valid data are selected and outputted at the time of outputting synchronous clocks (e.g. SRAM echo clock of DDR specification) synchronized with a data output.例文帳に追加

データ出力に同期した同期クロック（例えば、ＤＤＲ仕様のSRAMのエコークロック）を出力する際、有効なデータを出力している組の半導体記憶装置が出力した同期クロックのみを選択出力するようにしたため、それぞれ異なる組に属する半導体記憶装置から出力された同期クロック同士がタイミング的に衝突するおそれがなくなる。 - 特許庁

When pre-charge interrupt is inputted in half way of CAS access, interrupt is not applied to a column selection signal or data of a data bus line locally, but interrupt is applied to a pre-decoder strobe signal by minimizing master clock latch by buffers 10, 20, 40 and a delay time to interrupt internal instruction-enable.例文帳に追加

カス（ＣＡＳ）アクセス途中にプリチャージインタラプトが入力されたとき、これをローカル（ｌｏｃａｌ）にカラム選択信号（ｃｏｌｕｍｎｓｅｌｅｃｔｉｏｎ ｓｉｇｎａｌ）、又はデータバスラインのデータにインタラプトを掛けることではなく、バッファ１０、２０、４０でマスタークロックラッチ（ｍａｓｔｅｒ ｃｌｏｃｋ ｌａｔｃｈ）と、インタラプト内部命令イネーブルまでのディレイ時間を最少化してプリデコーダストローブ信号にインタラプトを掛ける。 - 特許庁

By making the output X zero for a latch 33 at the time of frequency pull-in, based on a phase error signal E, the oscillation clock frequency of a VFO(variable frequency oscillator) is controlled by using the result of the addition of the output G of a constant multiplier 31 and the output Y of an accumulator 34 which is the accumulated result of the output of another constant multiplier 32.例文帳に追加

周波数引き込み動作時にはイネーブル付きラッチ３３の出力Ｘを０にすることで、位相誤差信号Ｅに基づき、定数乗算器３１の出力Ｇと、他の定数乗算器３２の出力の累算結果であるアキュムレータ３４の出力Ｙとの加算の結果を用いて、ＶＦＯ（可変周波数発振器）の発振クロック周波数を制御する。 - 特許庁

Under a condition that the delay of a critical path in a target circuit 1 monitored by a delay monitor circuit 3 does not exceed the operation clock time of the target circuit 1, a power supply voltage V_DD and a substrate voltage V_BS supplied to the target circuit 1 are controlled so that the power consumption of the target circuit 1 monitored by a power consumption monitor circuit 4 is minimized.例文帳に追加

遅延モニタ回路３においてモニタされるターゲット回路１のクリティカルパスの遅延がターゲット回路１の動作クロック時間を超えない条件の元で、消費電力モニタ回路４においてモニタされるターゲット回路１の消費電力が最小となるように、ターゲット回路１に供給される電源電圧Ｖ_DDおよび基板電圧Ｖ_BSがそれぞれ制御される。 - 特許庁

The station having received a channel list from the server receives and reproduces packets of contents from the server when the user selects the contents, and transfers a start instruction requesting packet transfer of new contents to the server after a designated time by using a hardware clock when the user selects the new contents to receive and reproduce packets of the new contents from the server having received the start instruction.例文帳に追加

サーバからチャネルリストを受信した端末機は、使用者がコンテンツを選択すると、サーバから該当コンテンツのパケットを受信して再生し、コンテンツの再生中に、使用者が新しいコンテンツを選択すると、ハードウェアクロックを利用して、所定時間が経過した後に新しいコンテンツのパケット転送を要求する開始命令をサーバに転送し、開始命令を受信したサーバから新しいコンテンツのパケットを受信して再生する。 - 特許庁