「Time Clock」に関連した英語例文の一覧と使い方(73ページ目) - Weblio英語例文検索

Therefore, even when the frequency of the reference clock is switched and the charging time periods of capacitors C1 and C2 are changed, the maximum charging voltages of the capacitors C1 and C2 can be set at a half of a chargeable voltage, so that the normal PWM waveform can be outputted.例文帳に追加

従って、基準クロックの周波数が切り換えられ、コンデンサＣ１，Ｃ２の充電時間が変化した場合にも、コンデンサＣ１，Ｃ２の最大充電電圧を充電可能電圧の１／２の電圧に設定することができ、正常なＰＷＭ波形を出力することができる。 - 特許庁

Both an hour hand 110 which fully makes a round on a prescribed location on a display region of a display part in twelve hours and a minute hand 120 which fully goes around on the prescribed center point in sixty minutes are displayed at angle positions corresponding to a current time to perform analog clock display.例文帳に追加

表示部の表示領域上の所定箇所を中心点として１２時間で一周する時針１１０と、所定の中心点を中心として６０分で一周する分針１２０とを、現在時刻に対応した角度位置で表示させて、アナログ時計表示を行う。 - 特許庁

A start pulse signal SP, video data signals R, G, B and a clock signal CK are cascaded and propagated through source driver LSI chips 1 connected in cascade and delayed and the delay time differs between a leading signal and a trailing signal of the signals.例文帳に追加

縦続接続されるソースドライバＬＳＩチップ１に、縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫが、各ソースドライバＬＳＩチップ１…において遅延を生じ、かつその遅延時間が信号の立ち上がり時と立ち下がり時とで異なる。 - 特許庁

To provide a method for easily measuring frequency distribution of jitters of digital data signals transmitted by serial communication, without requiring a clock signal for specifying a reference time, and forming system configuration for the measurement to be low in cost and high in versatility.例文帳に追加

シリアル通信により伝送されるデジタルデータ信号のジッタの度数分布を、基準時刻を規定するクロック信号を必要とすることなく手軽に計測することができ、その計測のためのシステム構成を安価で汎用性の高いものとすることができる方法を提供する。 - 特許庁

A timing generating circuit 1 judges the timing in which command information and data information appear at a input data signal 8 respectively by counting clock signals 7 from the point of time of rise of a select-signal 6, and generates a command timing signal 12 and a data timing signal 14.例文帳に追加

タイミング発生回路１はセレクト信号６の立ち上り時点からのクロック信号７をカウントすることにより，コマンド情報とデータ情報それぞれが入力データ信号８に現れるタイミングを判断して，コマンドタイミング信号１２とデータタイミング信号１４を発生する。 - 特許庁

As a strobe signal 183a on reading, either a strobe signal 182a which is in sync with the rising edge or falling edge of the reference clock (the data strobe signal DQS) or a strobe signal 114b of which the occurrence time is determined by a user can be selected by a selector 183.例文帳に追加

読み取りの際のストローブ信号１８３ａとして、基準クロック（データストローブ信号ＤＱＳ）の立上り又は立下りに同期したストローブ信号１８２ａ、またはユーザーが発生時刻を定めたストローブ信号１１４ｂのいずれかをセレクタ１８３により選択できる構成としている。 - 特許庁

To realize a logical synthesis boundary condition processor capable of shortening the processing time of logical synthesis and eliminating the necessity of excess elements for uniforming clock delay in layout design in generating a boundary condition for dividing a logical circuit into modules and performing logical synthesis in each module.例文帳に追加

モジュールに分割して論理合成を行うための境界条件の生成において、論理合成の処理時間の短縮を図るとともに、レイアウト設計でクロック遅延を同一にするための余分な素子を不要とすることを可能にする論理合成の境界条件処理装置を実現する。 - 特許庁

In addition, when an electric power source of the pinball game machine 1 is fed, when an RAM is made clear, or during displaying a demonstration producing image, the clock accessary 17 is controlled by an embodiment of an operation pattern A or an operation pattern B being a specified embodiment different from a displaying embodiment at the ordinary time.例文帳に追加

そして、弾球遊技機１の電源投入時、ＲＡＭクリア時、またはデモ演出画像の表示中は、通常時における表示態様とは異なる特定態様である動作パターンＡの態様または動作パターンＢの態様で時計役物１７が制御される。 - 特許庁

The device for driving flat display apparatus includes: a driver of outputting a plurality of output signals for scanning a plurality of positions of the display area; and a driving circuit which gives a start pulse for the driver and gives a driver clock for defining each output time point of the plurality of output signals.例文帳に追加

表示領域の複数位置を走査するための複数の出力信号を出力するドライバーと、前記ドライバーに対してスタートパルスを与えるとともに前記複数の出力信号の各出力時点を定めるドライバークロックを与える駆動回路とを有する。 - 特許庁

Environmental tolerance showing the probability of speaking corresponding to the environmental conditions is found according to the environmental conditions inputted from a clock part 301, a temperature sensor 302 and an illuminance sensor 303 by an environmental tolerance calculating part 210 while referring to a time model, a temperature model and an illuminance model.例文帳に追加

環境尤度計算部２１０は、計時部３０１、温度センサ３０２及び照度センサ３０３から入力される環境条件に従って時間モデル、温度モデル及び照度モデルを参照し、環境条件によって発音される確率を示す環境尤度を求める。 - 特許庁

Thus, the clock skew between function blocks 3 and 4 is reduced even if a difference between internal source voltages V1 and V2 supplied to the function blocks 3 and 4 is large, by providing programmable delay circuits 8 and 9 which can program the delay time arbitrarily in advance.例文帳に追加

このように、予め任意に遅延時間をプログラムすることができるプログラマブル遅延回路８，９を設けたことによって、機能ブロック３，４に供給される内部電源電圧Ｖ１，Ｖ２の差が大きい場合でも、機能ブロック３，４間のクロックスキューを低減することができる。 - 特許庁

To provide a remote supervision and control system provided with a means for modifying internal clocks of a plurality of slave station devices which are connected by a communication line network in which a data residence time sequentially changes, have the internal clocks and are scattered with reference to a master station master clock and synchronizing the internal clocks of the slave station devices.例文帳に追加

データ滞留時間が逐次変化する通信回線網により接続され内部時計を持ち散在する複数の子局装置の内部時計を親局マスタ時計を参照して修正し、子局装置の内部時計を同期させる手段を備えた遠隔監視制御システムを提供する。 - 特許庁

The ready-for-win state is a state which can become a big win depending upon the display result at the center window 31b, and by showing by the clock 35 a time left until the variable display at the center window 31b stops, the machine can raise the player's interest.例文帳に追加

リーチ状態は、中央３１ｂの表示結果により大当たりとなり得る状態であるので、このリーチ状態に合わせて、中央３１ｂの変動表示が停止されるまでの残り時間を時計３５によって表示することにより、遊技者の興趣が高められる。 - 特許庁

It is said that he understood the meaning of the articles presented by the Society of Jesus such as a world globe, a clock and maps (In those days Japanese did not know that this world was a round object and nobody could understand the explanation about the world being a globe at the time it was presented, but Nobunaga said that 'It makes sense' and understood it). 例文帳に追加

イエズス会の献上した地球儀・時計・地図などをよく理解したといわれる（当時はこの世界が丸い物体であることを知る日本人はおらず、地球儀献上の際も家臣の誰もがその説明を理解できなかったが、信長は「理にかなっている」と言い、理解した）。 - Wikipedia日英京都関連文書対訳コーパス

In this case, the switching timing of PHY output enable to disable and the switching timing of ATM output disable to enable are executed respectively, at the rising and falling of a clock with a fixed time interval, far avoiding collision of the mutual output signals at switching.例文帳に追加

切り替えの際の出力信号どうしの衝突を回避するために、ＰＨＹ出力イネーブルからディセーブルへの切り替え、ＡＴＭ出力ディセーブルからイネーブルへの切り替えするタイミングをそれぞれクロックの立ち上がり、立ち下がりで行うことにより一定時間の間隔を設ける。 - 特許庁

When a CPU detects abnormalities of the crank signal system, a selector switch 111 is switched and controlled so that the ignition and injection angle counter 112 may be used as a free run counter to be operated by a time clock, and a control signal for controlling the engine is generated on the basis of a value of the counter.例文帳に追加

ＣＰＵはクランク信号系の異常を検出すると、点火・噴射用角度カウンタ１１２を時間クロックで動作するフリーランカウンタとして用いるべく切替スイッチ１１１を切り替え制御し、このカウンタの値に従ってエンジンを制御するための制御信号を発生する。 - 特許庁

In response to a system reset signal, a clock signal is divided by counter ICs 256 and 257, the output signal of the counter IC 256 rises as an H active signal prescribed time (T_1) later from the variation of the system reset signal, an output signal to a NOR gate IC 261 changes to an L.例文帳に追加

システムリセット信号を契機に、カウンタＩＣ２５６，２５７でクロック信号を分周し、システムリセット信号の変化から所定時間（Ｔ１）遅れて、カウンタＩＣ２５６の出力信号がＨアクティブの信号として立ち上がり、ＮＯＲゲートＩＣ２６１への出力信号はＬに変化する。 - 特許庁

While maintaining and improving features that setup time becomes zero ideally in a conventional temporary data storage device and the worst value of a delay value can be designed small, data processing can be executed at timing of both the rising edge and the falling edge of a clock signal.例文帳に追加

従来のデータ一時記憶装置の特徴であるセットアップタイムが理想的には０になることと、遅延値の最悪値を小さく設計できるという特徴を維持し改善しつつ、かつクロック信号の立ち上がりエッジと立下りエッジの双方のタイミングでのデータ処理の実行を可能とする。 - 特許庁

A memory controller gives consideration to a system clock frequency and an internal delay time of the semiconductor memory device, and by optimally setting the read preamble length, can perform data transmission at high speed and without missing head data even though the read data output start timing of the semiconductor memory device is varied.例文帳に追加

メモリコントローラは、システムクロック周波数と半導体記憶装置の内部遅延時間を考慮して、リードプリアンブル長を最適に設定することにより、半導体記憶装置のリードデータ出力開始タイミングがばらついても先頭データを逃すことがなく、かつ、高速にデータ伝送を行うことができる。 - 特許庁

The method for predicting biorhythm of an individual to be tested includes measuring amounts of expression of two clock genes having different phases of circadian cycle of change in the amount of expression with regard to biological samples collected from an individual to be tested three times within 24 hours and predicting the biorhythm of the individual to be tested on the basis of obtained data of time series amount of expression.例文帳に追加

被検個体から24時間以内に3回採取した生体試料について、発現量変化の概日周期の位相が異なる2つの時計遺伝子の発現量を測定し、得られた時系列発現量データに基づいて、被検個体の生体リズムを予測する方法を提供する。 - 特許庁

A CPU 11 discriminates a maximum value and a minimum value in the signal row input from the converter 10 at every operation clock of the CPU 11, holds and updates the values, and outputs a value obtained by subtracting the minimum value from the maximum value as a high-frequency detection voltage at the fixed time interval.例文帳に追加

ＣＰＵ１１は、Ａ／Ｄ変換器１０から入力された信号列の最大値・最小値をＣＰＵ１１の動作クロック毎に判別し、保持更新して所定の時間間隔内で最大値から最小値を差し引いた値を高周波検波電圧として出力する。 - 特許庁

To provide a piezoelectric vibrating-reed and its manufacturing method, a piezoelectric vibrator, an oscillator, an electronic device, and a radio clock which can perform effective frequency adjustment, and at the same time, prevent variation of resonant frequency caused from effect of oxidation after the adjustment, and can be efficiently manufactured.例文帳に追加

効果的な周波数調整を行うことができるとともに、調整後に酸化などの影響を受けて共振周波数が変動してしまうことを防ぎ、また、効率良く製造可能な圧電振動片及びその製造方法、その圧電振動子、並びに、発振器、電子機器、電波時計を提供する。 - 特許庁

To provide a noise elimination circuit capable of outputting only a regular signal pulse synchronously with a clock signal without passing a noise pulse through post-stages even when noise cannot completely be eliminated because the circuit receives the noise pulse whose width is equal to or more than a width equivalent to a delay time.例文帳に追加

遅延時間以上の幅のノイズパルスが入力されたために完全にノイズが除去しきれなかった場合においても、ノイズパルスを後段へと通過させず、正規の信号パルスのみをクロック信号に同期させて出力させることができるノイズ除去回路を提供する。 - 特許庁

The clock modulation device includes a delay circuitry 2 being formed with series coupled delay buffers DB0-DB30 outputting pulses being delayed for each phase delay time τ responding to input pules, and a selection circuitry 4 that sequentially selects the output pulses from the delay buffers DB0-DB30.例文帳に追加

入力パルスに対してそれぞれ位相遅延時間τだけ遅れて出力パルスを出力するディレイバッファＤＢ０〜ＤＢ３０が直列に接続された遅延回路２と、各ディレイバッファＤＢ０〜ＤＢ３０から出力される出力パルスを順次選択する選択回路４とを備えている。 - 特許庁

In such a case, when a frequency of an IF signal is obtained, an AFC operation is started, and a gate control circuit 121 counts a clock CK supplied from a crystal oscillator 131 via an oscillation control circuit 122 to generate a gate time corresponding to tuning information or the like.例文帳に追加

この際、ＩＦ信号の周波数が得られるとＡＦＣ動作が開始され、ゲート制御回路１２１は、発振制御回路１２２を介してクリスタル発振器１３１から供給されるクロックＣＫをカウントすることにより、選局情報などに応じたゲート時間を生成する。 - 特許庁

Since a time when the presence of the inputted musical sound signal is detected by the detection means M102 is set to be a performance starting timing, a tempo clock outputted from a tempo generation means M107 is automatically matched with this performance starting timing in this case.例文帳に追加

また、入力される楽音信号の有無が楽音信号検出手段Ｍ１０２によって検出された時刻を以って演奏開始タイミングとしているのでこのときにはテンポ発生手段Ｍ１０７から出力されるテンポクロックがこの演奏開始タイミングに自動的にあわせられる。 - 特許庁

A receiving terminal device supervises the receiving amount of data accumulated in the receiving buffer 102, corrects the clock accuracy in a receiving terminal when there is a difference between the reference amount of data and build-up amount of data which are set beforehand, and changes the time accuracy appropriately.例文帳に追加

受信端末装置において、受信バッファ１０２に蓄積されている受信データ量を監視し、あらかじめ設定された基準データ量と蓄積データ量との差がある場合には、受信端末内のクロック精度の補正を行い、時刻精度を適切に変化させる。 - 特許庁

A plurality of portable phones, including a cellular phone 1, start each application MAP, and then a server time timed by a server clock 51 from a server 5 operating in an application SAP via a network (i.e., a base station 2, a mobile communication network 3, and an internet 4) is obtained a plurality of times.例文帳に追加

携帯電話１を含む複数の携帯電話は、それぞれアプリケーションＭＡＰを起動させた後、ネットワーク（たとえば基地局２、移動体通信網３、インターネット４）を介してアプリケーションＳＡＰで動作するサーバ５よりサーバ時計５１で計時されるサーバ時刻を複数回取得する。 - 特許庁

By making changeable the number of delay elements connected between the input and the output of a delay circuit 21 included in a delay unit 20, and by changing the above number according to a signal (freq) indicating the changeover of a reference clock ck2, the delay time of the overall delay unit 20 is changed instantaneously.例文帳に追加

遅延装置２０に含まれる遅延回路２１の入出力間に接続される遅延素子の数を変更可能にしておき、基準クロックｃｋ２の切り替えを指示する信号ｆｒｅｑに応じてこの数を変更することで、遅延装置２０全体の遅延時間を瞬時に変更する。 - 特許庁

Even if PU 2 is not laid in the resting state by a program, the clock of PU 2 is controlled from UV1 capable of grasping the operating state of VUPU including PU 2, whereby PU 2 can be paused only for a proper period at the proper time, and the power consumption can be reduced without deteriorating the performance.例文帳に追加

ＰＵ２を、プログラムにより休止状態にしなくても、ＰＵ２を含めてＶＵＰＵの動作状態を把握可能なＶＵ１の側からＰＵ２のクロックを制御することにより、適切なタイミングで適切な期間だけＰＵ２を休止させ、性能を低下させずに消費電力を低減できる。 - 特許庁

This debugging circuit 2 accepts a trace event of a functional block A on the condition that a CPU 5 generates no trace event when the functional block A generates the trace event, and obtains trace data from the functional block A in this case in synchronism with the reference clock CLK of the CPU 5 at the time of receiving the trace event of the functional block A.例文帳に追加

機能ブロックＡがトレースイベントを発生すると、ＣＰＵ５がトレースイベントを発生していない場合に限り、機能ブロックＡのトレースイベントを受け付け、機能ブロックＡのトレースイベントを受け付ける場合には、ＣＰＵ５の基準クロックＣＬＫに同期して、機能ブロックＡからトレースデータを取得する。 - 特許庁

This electronic counter device comprises a CPU 11 for counting the number of operation of an operation key to controlling the whole device, a clock IC 21 for informing the CPU 11 of the time, a memory unit 41, and a proximity switch 7 for detecting that the operation key is operated by a user.例文帳に追加

電子カウンタ装置は、操作キーが操作された回数をカウントして装置全体を制御するＣＰＵ１１、時刻をＣＰＵ１１に通知するための時計ＩＣ２１、メモリ部４１、使用者により操作キーが操作されたことを検知するための近接スイッチ７等が備えられている。 - 特許庁

The demodulator can directly detect a UW on the basis of a synchronizing timing, without the use of an AP gate because the demodulator detects directly unique word synchronously with a head of a time slot of a TDMA system, by using a synchronizing trigger synchronously with the clock in a received signal in the normal synchronizing state.例文帳に追加

通常同期状態では受信信号中のクロックに同期した同期トリガを用いることで、直接、ＴＤＭＡ方式のタイムスロットの先頭に同期させてユニークワードの検出を行うようにしたため、ＡＰゲートを用いず、同期タイミングをもとに直接ＵＷ検出を行える。 - 特許庁

A delay line unit is provided with first to N-th (N is a natural number) unit delay cells each receiving an output of a pre-stage cell, delaying it by a prescribed time, and outputting the delayed value, and an internal clock signal is given to an input of the first unit delay cell.例文帳に追加

遅延ライン部は、各々前段の出力を受信して一定時間遅延させ、前記遅延された値を出力する第１乃至第Ｎ（Ｎは自然数）の単位遅延セルを備える遅延ライン部であって、前記第１の単位遅延セルの入力として内部クロック信号が入力される。 - 特許庁

A gain control signal change detector 17 detects a change in a gain control signal, a counter 18 and a clock generator 19 generate a cancel pulse having a predetermined width, a switch 20 cuts an AC signal using the cancel pulse, and a switch 21 reduces the time constant of a high-pass filter using the same cancel pulse.例文帳に追加

ゲインコントロール信号変化検出器１７でゲインコントロール信号変化を検出し、カウンタ１８とクロック生成器１９で一定幅のキャンセルパルスを発生させ、キャンセルパルスを用いてスイッチ２０でＡＣ信号をカットし、同じくキャンセルパルスを用いてスイッチ２１でハイパスフィルタの時定数を小さくする。 - 特許庁

This time circuit is provided with a common counter 30 constructed by connecting a plurality of flip-flops 7 in series for counting an input clock CLK, and six separate counters 31-36 constructed by connecting a plurality of flip-flops 7 in series for respectively counting an output of the common counter 30.例文帳に追加

この発明は、フリップフロップ７を複数段直列に接続して構成され入力クロックＣＬＫを計数する共通カウンタ３０と、フリップフロップ７を複数段直列に接続して構成され共通カウンタ３０の出力をそれぞれ計数する６つの個別カウンタ３１〜３６とを備えている。 - 特許庁

To accomplish a base station system in which a sending time for a radio wave of an illegal frequency or a radio wave of an excessive output can be suppressed to a minimum by suppressing a transmission output from a radio transmitting/receiving section immediately when a frequency variation of a reproduction clock signal occurs in the radio transmitting/receiving section.例文帳に追加

無線送受信部において、再生クロック信号の周波数変動が発生した場合に、直ちに無線送受信部の発信出力を抑え、違法周波数の電波や過大出力の電波の送出時間を最小限に抑えることが可能な基地局システムの実現を目的とする。 - 特許庁

When a double keying system is adopted as an operating system of the pressed key, a clock part 202 is instructed to count the lapse of time after keying and a file read part 203 is instructed to read the name and the explanation of a command assigned to the relevant key.例文帳に追加

そして、押下されたキーの操作方式として２度押し方式が採用されている場合、計時部２０２に指示して上記キー押下からの経過時間を計測させるとともに、ファイル読み上げ部２０３に指示して当該キーに割り当てられたコマンドの名称と説明を読み上げさせる。 - 特許庁

When the timing of generating the alarm is set by a setting operation of a left switch by the player, the player is informed of the arrival of an arranged time of meeting or the like by the alarm at the set timing so that the players can concentrate themselves on the games without paying attention on a clock.例文帳に追加

遊技者が左スイッチを設定操作することに基いてアラームの発生タイミングを設定すると、アラームが設定タイミングで発生することに基いて遊技者に待合せ時間等の到来が報知されるので、遊技者が時計を気にすることなく遊技に集中できるようになる。 - 特許庁

To provide a disk reproducing device capable of confirming the physical continuity of audio data whose data are written in a buffer memory in which the outputting of data are performed by being divided into plural times at the time of reading out the audio data in synchronization with a clock independent of the readout from the buffer memory in reproducing an audio and a reproducing rate converting device.例文帳に追加

オーディオ再生にはバッファメモリからの読み出しに独立したクロックに同期してオーディオデータのリード時に、複数回に分割して行うバッファメモリへライトするオーディオデータの物理的な連続を確認できるディスク再生装置及び再生レート変換装置を提供する。 - 特許庁

The slave device is switched to a pause state from an active state when it is detected that no data transmission has been made for a proscribed length of time between the master and the slave, and also the slave device in the pause state returns to the active state from the pause state by receiving at least a system clock signal.例文帳に追加

マスターとスレーブ間で、所定時間以上データ伝送が行われないことを検出して当該スレーブデバイスがアクティブ状態から休止状態に移行するとともに、休止状態にあるスレーブデバイスは、少なくともシステムクロック信号を受けて、休止状態からアクティブ状態に復帰する。 - 特許庁

Based on the outputs of the photographing position detector 13 and the clock 14, an MPU (Main CPU) 11 changes the sorting method at sorting and showing pictures on a display 21 according to the time information, the photographing position information and the number of taken pictures.例文帳に追加

そして、上記撮影位置検出部１３と時計部１４の出力に基づき、ＭＰＵ１１にて上記時間情報及び撮影位置の情報及び撮影した写真の枚数に従って表示部２１に写真を分類表示する時の分類方法が変更可能になる。 - 特許庁

Each of frequency division data from a memory storing a plurality of frequency division data is sequentially and repetitively read and every time the frequency division data to be read are coincident with the number of pulses of a constant frequency signal generated from an oscillation circuit 2, a signal with an inverted logic level is outputted as a clock signal.例文帳に追加

複数の分周データが記憶されているメモリから分周データの各々を順次繰り返し読み出し、この読み出された分周データと、発振回路が発生した定周波数信号のパルス数とが一致する度に論理レベルの反転する信号をクロック信号として出力する。 - 特許庁

A control section 12 controls start of video recording in the video recording section 15 according to a result of detection of the synchronizing signal in the synchronization detection section 11, a result of detection of the video signal in the video level detection section 14, and the time data outputted from the clock 13.例文帳に追加

制御部１２は同期検出部１１における同期信号の検出結果と映像レベル検出部１４における映像信号の検出結果と時計１３の出力する時刻データとにしたがって映像記録部１５における映像記録を開始するよう制御する。 - 特許庁

The modulation controller 120 sends a data stream generated at that time or the data stream stored in the modulated information storing unit 140 to a modulated signal outputting unit 150, and the data stream is outputted to a laser beam recorder 200 by the modulated signal outputting unit 150 at a predetermined clock.例文帳に追加

その時点で作成されたデータストリームまたは変調情報記憶部１４０に記憶されたデータストリームは、変調制御部１２０により変調信号出力部１５０へ出力され、所定のクロックで変調信号出力部１５０によりレーザービームレコーダ２００に出力される。 - 特許庁