「Time Clock」に関連した英語例文の一覧と使い方(71ページ目) - Weblio英語例文検索

Assuming that a hold time error does not occurs between flipflops FF11 and FF13 but occurs between flipflops FF12 and FF13, the flipflops FF11 and FF13 reconnect scan paths P41-P44 in the order for shortening the wiring, and the flipflops FF12 and FF13 reconnect the scan paths P41-P44 in the order of late arriving time of clock.例文帳に追加

フリップフロップＦＦ１１とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生しないが、フリップフロップＦＦ１２とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生するものとすると、フリップフロップＦＦ１１、ＦＦ１３は配線が短くなるような順序で、フリップフロップＦＦ１２、ＦＦ１３はクロック到達時間の遅い順にスキャンパスＰ４１〜Ｐ４４を繋ぎ直す。 - 特許庁

Since the signals 0.5CA-a and 0.5CA-b have the double cycle of that of the C/A signal (CAint), first and second post-processing flip-flops FF2a and FF2b can perform the latch operations according to an internal clock signal intCLK generated by a DLL circuit in a state that the sufficient setup time and hold time are secured.例文帳に追加

信号０．５ＣＡ−ａ及び０．５ＣＡ−ｂがＣ／Ａ信号（ＣＡｉｎｔ）の２倍の周期を有することから、第１及び第２の後処理フリップフロップＦＦ２ａ及びＦＦ２ｂは、十分なセットアップタイム及びホールドタイムを確保された状態で、ＤＬＬ回路で生成した内部クロック信号ｉｎｔＣＬＫに応じてラッチ動作を行うことができる。 - 特許庁

Moreover, the periodic execution section 65 carries out the processing set to the management information on the basis of time information from a clock section 66 to execute schedule control wherein the print processing is executed or stopped at a prescribed time so that the printed received facsimile document is not left behind within an unattended office so as to ensure the confidentiality.例文帳に追加

また、定期実行部６５において、時計部６６からの時刻通知に基づき管理情報に設定された処理を行って、所定の時間に印刷処理の実行、または印刷処理の停止をするスケジュール制御を行い、無人の事務所内に印刷された受信ファクシミリ文書が放置されることがなく、その秘匿性を確保することができる。 - 特許庁

Capacitors CN are provided respectively between a supply line of vertical clock signals VCK and respective data lines ϕDN, so that constant potential precharge signals NRS are supplied to the lines ϕDN and the signals VCK are switched over between the supply completion time of the signals NRS and the supply starting time of analog image signals Vid.例文帳に追加

垂直クロック信号ＶＣＫの供給線と各データ線φＤｎとの間それぞれに容量Ｃｎを設け、各データ線φＤｎに定電位のプリチャージ信号ＮＲＳを供給しその供給終了時点からアナログ画像信号Ｖｉｄの供給開始までの間に垂直クロック信号ＶＣＫが切り替わるようにする。 - 特許庁

Each remote facility, on one hand, recovers the base frequency in the first and the second received portions, and, on the other hand, transmits to the network head a portion corresponding to time slots in the second portion received successively, after having overmodulated the clock signal included in the network head with data to be transmitted during the chosen time slots synchronized by the network head.例文帳に追加

各遠隔設備は、一方で、第一および第二受信部分内で基本周波数を回復し、他方で、ネットワークヘッドによって同期化された選択されたタイムスロットの間、伝送データでネットワークヘッドが含むクロック信号を過変調した後で、連続して受信された第二部分の中でタイムスロットに対応する部分をネットワークヘッドに伝送する。 - 特許庁

An alarm clock having an alarm reproducing means for reproducing acoustic data at prescribed date and time has an analysis means for analyzing a file name or a path name of acoustic data and a reproduction control means that selects acoustic data for the alarm reproducing means to reproduce or sets alarm date and time based on an analysis result by the analysis means.例文帳に追加

所定の日時に音響データの再生を行うアラーム再生手段を有するアラーム時計において、音響データのファイル名又はパス名を解析する解析手段と、この解析手段の解析結果に基づいてアラーム再生手段が再生する音響データの選択又はアラーム日時の設定を行う再生制御手段とを備えている。 - 特許庁

To provide a photo-receiver shortening the decision time of an input disconnection while being capable of easily changing the decision time and being capable of deciding input disconnection, even if a clock frequency cannot be extracted from a receiving signal in the photo-receiver having a constitution in which the receiving signal at the post-stage of a capacitive element for AC coupling is detected.例文帳に追加

交流結合用容量素子の後段における受信信号を検波する構成を有する光受信器において、入力断の判定時間を短縮するとともに該判定時間を容易に変更でき、且つ受信信号からクロック周波数を抽出できない場合でも入力断を判定できる光受信器を提供する。 - 特許庁

If a received image is delayed as in the case where a broadcast is viewed and listened at an arbitrary place via a portable television which cannot directly receive radio waves from a broadcasting station, the correct time can be displayed by adding time data from the standard clock 10 to the image received by the image receiver and displayed on the screen.例文帳に追加

映像受信装置２で受信した映像に標準時計１０からの時刻データを付加して、オンスクリーン表示させることにより、放送局からの電波を直接受信できない携帯型テレビなどで任意の場所で放送視聴する場合など、受信映像が遅延している場合でも正確な時刻表示を行なうことができる。 - 特許庁

In the controlling method for a dot marking device equipped with a solenoid valve type opening-closing mechanism using a solenoid coil, a dot interval at the present time point is measured from an actual state of discharge of a dot by a clock frequency and a set time of energizing of the solenoid coil is changed for correction, corresponding to the measured dot interval, so that the dot may have a substantially uniform diameter.例文帳に追加

ソレノイドコイルを用いた電磁弁式の開閉機構を備えるドットマーキング装置の制御方法であって、実際のドットの吐出状態から現時点のドット間隔をクロック周波数によって計測し、前記計測したドット間隔に対応して、前記ドットが略一定の径となるように前記ソレノイドコイルの設定通電時間を補正変更する。 - 特許庁

After dummy data substituting the image data are generated and inputted to the source driver, the dummy data received by the source driver are read out and compared with the dummy data in the original state to adjust the delay time of the clock behind the image data according to the comparison result, thereby suppressing flickers of the display image due to the timing difference between the image data and clock.例文帳に追加

本発明によれば、前記画像データに代わるダミーデータを生成し、これを前記ソース・ドライバに取り込ませた後、当該ソース・ドライバに取り込まれたダミーデータを読み出して本来の状態にあるダミーデータと比較し、この比較結果に応じて前記画像データに対する前記クロックの遅延時間を調整して、前記画像データと前記クロックとのタイミング差に因る前記表示画像のちらつきを抑える。 - 特許庁

The sampling circuit includes: a first sampling part configured to receive a data signal and sample the data signal based on a clock signal; a second sampling part configured to receive a signal obtained by delaying the data signal by a predetermined time and sample the delayed data signal based on the clock signal; and an output part configured to combine the output signal of the first sampling part with that of the second sampling part and output a sampling data signal.例文帳に追加

本発明のサンプリング回路は、データ信号を受信し、クロック信号を基準としてサンプリングする第１のサンプリング部と、前記データ信号を所定時間の分だけ遅延させた信号を受信し、前記クロック信号を基準としてサンプリングする第２のサンプリング部と、前記第１のサンプリング部および第２のサンプリング部の出力信号を結合してサンプリングデータ信号を出力する出力部とを備える。 - 特許庁

To improve reduction in power supply voltage and resulting operation stop state, as seen in a conventional small electronic clock that includes a charging system such as a solar panel, and regularly activates a long reception mode for retrieving plural sets of information at one time when it cannot receive a signal from a GPS satellite, i.e., where the clock is placed indoors, and charging with a solar panel is not enough.例文帳に追加

従来例においては、小型の電子時計の場合、ソーラーパネルなどによる充電システムが搭載され、ＧＰＳ衛星が受信できない状況、つまり、屋内に配置されることで、かつソーラーパネルによる充電が十分でない状況下において複数の情報を一度に取得する長時間受信モードを定期的に動作させることで、電源電圧が低下し、動作停止状態になってしまう。 - 特許庁

This time demultiplexing circuit comprises a branching unit 12, a clock recovery circuit 20 connected to the branching unit, a band splitter 22 connected to the branching unit 22, a first and a second circulators 32 and 34 connected to the band splitter, respectively, and n unit circuits 100 connected to the first and the second circulators and having one intensity modulator 4 connected to the clock recovery circuit.例文帳に追加

分岐器１２と、分岐器に接続されているクロック再生回路２０と、分岐器に接続されている分波器２２と、分波器とそれぞれ接続されている第１及び第２のサーキュレータ３２及び３４、並びに第１及び第２のサーキュレータと接続されていて、かつクロック再生回路と電気的に接続されている１つの強度変調器４０を有するｎ個の単位回路１００とを具えている。 - 特許庁

When a start edge timing (a start timing) of transmission data TXD start bit is detected, the transceiver samples the transmission data TXD at the time of second sampling edge after the start timing using a sampling SCK having four sampling edges per one bus clock BCK cycle after synchronizing to the bus clock BCK, and afterwards, samples (latches) the transmission data TXD at every four sampling edge timing.例文帳に追加

送信データＴＸＤのスタートビットの開始エッジのタイミング（開始タイミング）が検出されると、バスクロックＢＣＫに同期し、そのバスクロックＢＣＫの１周期当たり４個のサンプリング用エッジを有するサンプリングＳＣＫを用い、開始タイミングを起点として２個目のサンプリング用エッジのタイミングで送信データＴＸＤをサンプリングし、以後、４個目のサンプリング用エッジのタイミング毎に、送信データＴＸＤをサンプリング（ラッチ）する。 - 特許庁

To sufficiently suppress data error occurrence and an increase of EMI with simple constitution by a communication system including a transmission means of transmitting a plurality of bit signals through two or more predetermined communication lines each time one clock is generated.例文帳に追加

クロックが１クロック生成される毎に、予め定められた２以上の通信ラインにより複数のビット信号を送信する送信手段を備える通信システムにおいて、簡単な構成により、データ化けが発生することやＥＭＩが大きくことを十分に抑制する。 - 特許庁

To obtain a delay compensation circuit capable of performing delay compensation about a time shorter than a sampling clock period of a memory using a delay compensation unit such as a delay line etc., and capable of enlarging delay amount to be controllable in the delay compensation unit such as the delay line etc.例文帳に追加

遅延線路等の遅延補償部を用いてメモリのサンプリングクロック周期よりも短い時間の遅延補償が可能であり、かつ、遅延線路等の遅延補償部における制御可能な遅延量を拡大することの可能な遅延補償回路を実現する。 - 特許庁

Information required at waiting, such as "call terminated" indicating that a call has been terminated in the past, a clock indicating a present time, the residual capacity of a battery, and an antenna mark showing whether an electric wave condition is good or not are displayed in the display region surrounded by lines Y_1-Y_N and X_1-X_M.例文帳に追加

また、Ｙ_１〜Ｙ_ＮとＸ_１〜Ｘ_Ｍとで囲まれた表示領域には、過去に着信があったことを示す「着信あり」、現在時刻を示す時計、電池残量、電波状況の良否を示すアンテナマーク等、待ち受け時に必要な情報を表示する。 - 特許庁

Here, the intermediate server layer 2 sequentially stores transmission data from the lower server layer 1 in a record prepared for each tenant system, and adds, to the record, history information including the clock time of collecting the data stored last in the record to generate a common database.例文帳に追加

このとき、中間サーバ層２は、下位サーバ層１からの送信データを、テナントシステム毎に用意したレコードに順次格納すると共に、該レコードに最後に格納されたデータの収集時刻を含む履歴情報を該レコードに付加して共通データベースを作成する。 - 特許庁

A digital signal processing device comprises: plural registers; a data transfer unit that time-sequentially stores data in the plural registers in synchronization with a clock signal; and an operation unit that executes an operation on the data stored in the plural registers at the same timing.例文帳に追加

ディジタル信号処理装置は、複数のレジスタと、クロック信号に同期して時系列的に前記複数のレジスタにデータを格納するデータ転送部と、同じタイミングで前記複数のレジスタに格納されたデータに対して演算を実行する演算部とを備える。 - 特許庁

The fiscal printer 1 has a removable fiscal control circuit board 4, and mounted thereon are fiscal memory 8, a backup battery power supply 11, a real-time clock 10, and a detection circuit 15 for detecting removal of the fiscal control circuit board 4.例文帳に追加

フィスカルプリンタ１は取り外し可能なフィスカル制御回路基板４を有し、ここには、フィスカルメモリ８、バックアップ用電池電源１１、リアルタイムクロック１０、および、フィスカル制御回路基板４が取り外されたことを検出するための検出回路１５が搭載されている。 - 特許庁

The timing adjustment circuit 4 executes an adjustment process of the timing at which the transport packet is input to the clock generation circuit 5 based on a counter value (signal S26) output from the counter 26 and a time stamp value (signal S24B) attached to the transport packet.例文帳に追加

タイミング調整回路４は、カウンタ２６から出力されたカウンタ値（信号Ｓ２６）と、トランスポートパケットに付加されているタイムスタンプ値（信号Ｓ２４Ｂ）とに基づいて、そのトランスポートパケットをクロック生成回路５に入力するタイミングの調整処理を実行する。 - 特許庁

To provide a system clock interpolation circuit that can quickly and accurately re-lock a synchronizing signal in a short time even when a phase relation between a synchronizing signal of an input signal and a synchronization interpolation counter is largely deviated due to an external disturbance or the like.例文帳に追加

外乱等により入力信号の同期信号と同期内挿カウンタとの位相関係が大きくズレてしまった場合でも、内挿同期信号の再引き込みを、短時間で素早くかつ正確に行うことができる同期信号内挿回路を提供する。 - 特許庁

To quickly determine an optimum receiving frequency and to switch a frequency of received radio waves to the optimum receiving frequency in a radio wave clock receiving radio waves with a plurality of different frequencies, that is, in a time data receiving device.例文帳に追加

複数の異なる周波数の電波を受信する電波時計即ち時刻データ受信装置において、最適な受信周波数の判定を迅速に行うとともに、受信する電波の周波数を、直ちにこの最適な受信周波数に切り替えることである。 - 特許庁

In order to correct an output amplitude characteristic difference between the unit pixels within the repetition unit, by adjusting the inclination of the reference signal individually, a count clock number of the counter side for the amount of voltage change per unit time of the reference signal is adjusted individually.例文帳に追加

繰返し単位内の各単位画素の出力振幅特性差を補正するべく、参照信号の傾きを各別に調整することで、参照信号の単位時間当たりの電圧変化量に対するカウンタ側のカウントクロック数を各別に調整する。 - 特許庁

To provide a data processor including an external bus interface function which can easily set delay in clock-synchronized data reading from a plurality of external devices having different analog characteristics of external interfaces respectively, has high adaptability and can quickly switch delay time.例文帳に追加

外部インタフェースのアナログ特性が異なる複数の外部デバイスに対するクロック同期のデータリードにおける遅延設定が容易で融通性も高く、遅延時間の切換えを高速に行なうことができる外部バスインタフェース機能を備えたデータプロセッサを提供する。 - 特許庁

The server 12 sets the functional unit to be shifted to the power-saving mode from among the plurality of functional units in the power-saving mode, based on clock time information, a log-in state of a user on the personal computer 14 and usage history of the multifunction printer 16.例文帳に追加

サーバ１２は、省電力モード時において、時刻情報、パソコン１４に対するユーザのログイン状態、およびマルチファンクションプリンタ１６の過去の使用履歴に基づいて、複数の機能ユニットの中から省電力モードに移行させる機能ユニットを設定する。 - 特許庁

To provide a radio communication apparatus capable of having an appropriate motion to solve a problem caused by a clock, in which a system such as Time Division Duplex (TDD) is adopted to temporally switch transmission and reception in data communication with another device.例文帳に追加

ＴＤＤ方式等、他の装置との間の通信データの送信および受信を時間的に切り替えて行なう方式を採用する構成において、クロックに起因する問題を改善するために適切な動作を行なうことが可能な無線通信装置を提供する。 - 特許庁

After discharging information charges in a storage section of a solid-state image pickup element from all pixels with a discharge pulse St in a frame transfer clock ϕF at the same time, and transferred to the storage section from idle light receiving pixels by a dummy transfer pulse dt.例文帳に追加

固体撮像素子の蓄積部１の情報電荷をフレーム転送クロックφFの排出パルスｓｔによって全ての画素で同時に排出した後、ダミー転送パルスｄｔによって空の状態の受光画素から蓄積部２側へ読み出し転送を行う。 - 特許庁

When the tone detection part 4 determines that the data to be received are not inputted, a stand-by state is determined and clock time and power to be supplied to a modulation-demodulation part 5, an error correction part 6 and an instruction decoding part 10 are stopped.例文帳に追加

全体制御部７は、トーン検波部４によって受信すべきデータが入力されていないと判定された場合、待機状態であると判定して、変復調部５、誤り補正部６および命令デコード部１０に供給されるクロックおよび電源を停止する。 - 特許庁

To provide a data encoding circuit, a data encoding method, and a data recording apparatus which can secure the real time performance of recording operation even by a memory low in dynamic clock by reducing the number of times of accessing a memory, amd also can make low in power consumption and the price of the memory.例文帳に追加

メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、省電力化およびメモリの低価格化を図り得るデータ符号化回路、データ符号化方法、データ記録装置を提供する。 - 特許庁

To bring a reproducing signal or a receiving signal in phase with a clock signal with accuracy in a short time, and also to stabilize the state after phase matching, in a PLL device such as a PLL circuit of an information reproducing device or a PLL circuit of a data communication device or the like.例文帳に追加

情報再生装置のＰＬＬ回路またはデータ通信装置のＰＬＬ回路等のＰＬＬ装置において、再生信号または受信信号とクロック信号との位相を精度よくかつ短時間で一致させるとともに、位相一致後の状態を安定させる。 - 特許庁

An effective data amount and a power index of each clock cycle of a target module selected from a circuit to be designed are extracted from a time-series table DB, and a period having "0" as the effective data amount and having high possibility of power consumption improvement is predetermined.例文帳に追加

設計対象回路の中から選択された対象モジュールのクロックサイクルごとの有効データ量と電力指標とを時系列テーブルＤＢから抽出し、有効データ量が「０」の期間でかつ消費電力の改善可能性が高い期間を特定する。 - 特許庁

The semiconductor device includes: a transmission inductor under inductor coupling with the reception inductor; a transmitter which causes a current to flow in a direction corresponding to a polarity of data to the transmission inductor each time a clock used for transmitting data rises or falls; and the receiver.例文帳に追加

半導体装置は、受信インダクタとインダクタ結合する送信インダクタ、及びデータの伝送に用いるクロックの立ち上がりまたは立下りに毎に送信インダクタに対してデータの極性に対応する方向の電流を流す送信器と、上記受信器とを有する。 - 特許庁

Further, an interlock signal is available, and transmitted from the retrieval port to the maintenance port to set the time when the data is written to and read out of the content addressable memory, and consequently the retrieval operation is continuous in the respective clock cycles without being interrupted.例文帳に追加

また、インターロック信号が備えられており、検索ポートからメンテナンスポートに伝送されることにより、コンテントアドレサブルメモリに対してデータの書き込みおよび読み出しを実行すべき時を設定し、この結果、検索動作が中断することなく各クロックサイクルで継続する。 - 特許庁

The majority phase decision circuit 5 applies time series majority decision to phase comparison outputs, to decide a clock having a level transition timing in the middle of a level transition timings adjacent to each other in input data from the data identified by clocks with different phases.例文帳に追加

多数決位相決定回路5は位相比較出力の時系列の多数決により、異なる位相のクロックで識別されたデータの中から入力データの互いに隣接するレベル遷移タイミングの中央部にレベル遷移タイミングを有するクロックを決定する。 - 特許庁

Then, after storage thyristors M having the number of light emitting thyristors to be lit are all turned on (clock time t), a lighting signal ϕI is transferred from "H" to "Le", and the light emitting thyristors L having the same number as the storage thyristors M in the on-state are turned on (are lit).例文帳に追加

そして、点灯させる発光サイリスタＬの番号の記憶サイリスタＭをすべてターンオンした（時刻ｔ）のち、点灯信号φＩを「Ｈ」から「Ｌｅ」に移行して、オン状態の記憶サイリスタＭと同じ番号の発光サイリスタＬをターンオンして点灯（発光）させる。 - 特許庁

The signal transmission system has namely, a control system to change a relation of the registers 6-1, 6-2 which save the data rate of the wiring length resonance, the clock frequency, and wiring length, so as to control the data rate or transmission delay time so as to avoid resonance.例文帳に追加

すなわち、配線長共振が起こるデータレートを保存するレジスタ６−１、６−２とクロック周波数と配線長の関係を変更するような制御系を信号伝送システムに持たせ、共振回避できるようにデータレートまたは伝播遅延時間をコントロールする。 - 特許庁

The estimating means 41 determines electric energy consumed in a day at a prescribed clock time, estimates electric energy to be consumed next day on the basis of the electric energy, and estimates power generation of the power generator 2 and the heating quantity in accompany with the power generation.例文帳に追加

予測手段４１は、所定時刻になると、１日で消費された電力量を求め、当該電力量に基づいて翌日の消費電力量を予測し、予測結果に基づいて発電装置２の発電量および発電に伴う発熱量を予測する。 - 特許庁

The present invention gives a low-cost, highly safe, and environment-friendly wake-up device which is simply installed by the window, which causes an alarm clock to make a noise at a time set by a reservation timer, and which causes a curtain or a window shade to be automatically opened by rotation of a motor.例文帳に追加

本発明によれば、窓際に簡単に設置するだけで、予約タイマーで設定した時間に目覚まし時計が鳴り、モーターの回転によって自動でカーテンやブラインドが開く、低コストで安全性が高く、環境に配慮した目覚まし装置が提供される。 - 特許庁

To provide an analog electronic clock which can complete fast-forwarding operation in a short time without complicating constitution of timing control in the case when a plurality of pointers are fast-forwarded by a plurality of step motors for which different fast-forwarding speeds are set.例文帳に追加

異なる早送り速度が設定されている複数のステップモータによって複数の指針を早送りする場合に、タイミング制御の構成を複雑にすることなく、短い時間で早送り動作を完了することのできるアナログ電子時計を提供する。 - 特許庁

To provide a signal multiplexing circuit (parallel/serial conversion circuit) which multiplexes, in time division manner, N pieces of low speed signals into a single high speed signal, in which, especially, a high speed clock is not used at a final stage of the multiplexing circuit to abolish timing constraint.例文帳に追加

Ｎ本の低速信号を１本の高速信号に時分割多重化する信号多重化回路に関し、特に、多重化回路の最終段で高速クロックを使わないことでタイミング制約を無くした信号多重化回路（パラレル／シリアル変換回路）を提供する。 - 特許庁

A clock modulation circuit comprises a control circuit 4; a first delay circuit 2 in which delay time is switched by the control circuit 4, and which has variable capacitors C2 and C4; a second delay circuit 3 which is configured in the same way as the first delay circuit 2; a phase comparator 5; and a low-pass filter 6.例文帳に追加

制御回路４と、制御回路４によって遅延時間が切り替えられ且つ可変キャパシタＣ２，Ｃ４をもつ第１の遅延回路２と、第１の遅延回路２と同じ構成の第２の遅延回路３と、位相比較器４と、ローパスフィルタ６を備える。 - 特許庁

When the site 7 is accessed, the service provider computer 3 refers to a system clock 8, discriminates the propriety of the access to the site 7 according to the access limitation rule and its application time period determined for each connection ID, and rejects the access to a non-permitted site 7.例文帳に追加

サイト７をアクセスすると、サービスプロバイダコンピュータ３は、システムクロック８を参照し、接続ＩＤごとに定められたアクセス制限ルール及びその適用時間帯に従いサイト７へのアクセスの可否を判別し、許可されていないサイト７へはアクセスを拒否する。 - 特許庁

An error detection part 14 of an OFDM wave measuring apparatus 1 performs addition of a 4-symbol unit on a time base to orthogonally demodulated baseband signals, and detects a frequency error, a symbol head position a0 and a clock error a1 by guard correlation processing.例文帳に追加

ＯＦＤＭ波測定装置１の誤差検出部１４は、直交復調されたベースバンド信号に対し、時間軸上で４シンボル単位の加算を行い、ガード相関処理によって、周波数誤差、シンボル先頭位置ａ０及びクロック誤差ａ１を検出する。 - 特許庁

To provide an information processor which can provide a list screen of a track group including a movement locus track generated from movement locus information including position information and clock time information corresponding to the position information, and to provide an information processing method and a program.例文帳に追加

位置情報及び位置情報と対応する時刻情報を含む移動軌跡情報から生成される移動軌跡トラックを含むトラック群の一覧画面を提供することができる情報処理装置、情報処理方法、及びプログラムを提供する。 - 特許庁