「Time Clock」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

Furthermore, the measurement unit 36 includes counters 58a-58d, which count the clock signal ck by each of four time-segments; and a CPU 52 and a personal computer 32 which test the encoder on the basis of count values d1-d4 which are counted by the counters 58a-58d.例文帳に追加

また計測ユニット３６は、前記４つの区間毎にクロックｃｋをカウンタ５８ａ〜５８ｄと、該カウンタ５８ａ〜５８ｄによってカウントされた計数値ｄ１〜ｄ４に基づいてエンコーダの検査を行うＣＰＵ５２及びパーソナルコンピュータ３２とを有する。 - 特許庁

When the passenger enters the destination and a route from an input/display part 201, on the basis of information from a memory 204, a road condition acquiring part 205 and a clock 206, a calculation part 203 calculates an estimated required time and an estimated fare to the destination.例文帳に追加

乗客が、入力／表示部２０１から目的地と経路を入力すると、メモリ２０４、道路状況取得部２０５、時計２０６からの情報を元に計算部２０３は、目的地までの予想所要時間と予想料金を算出する。 - 特許庁

To provide a frequency control device for a reference clock signal in which a free run frequency is controlled into a specified frequency value with a change of the free run frequency caused by a change in a circuit component with the passage of time, repair, a circuit change and the like.例文帳に追加

回路部品の経年変化、修理、回路変更等々に起因するフリーラン周波数の変化に伴って当該フリーラン周波数を規定の周波数値に制御することができる基準クロック信号の周波数制御装置を提供する。 - 特許庁

An information provision device 101 receives, from a ticket-gate machine 103, passage information 110 including the identification information of a user U and passage clock-time at which the user U passes through a ticket gate, when the user U passes the ticket gate of a station of embarkation.例文帳に追加

情報提供装置１０１は、乗車駅の改札を利用者Ｕが通過した場合に、利用者Ｕが改札を通過した通過時刻と利用者Ｕの識別情報を含む通過情報１１０を改札機１０３から受信する。 - 特許庁

To obtain a video signal receiver that prevents an increase in the amount of communication data, dispenses with circuits for adding time stamps, and can accurately reproduce the clock of a video signal transmitter in the video signal receiver.例文帳に追加

通信データ量の増大を伴うことなく、しかも、タイムスタンプを付加するための回路を不要としつつ、映像信号受信装置において映像信号送信装置のクロックを正確に再生することが可能な、映像信号受信装置を得る。 - 特許庁

A controller 21 of the receiving side computes the timing of the MIDI data by using the time stamp and an internal clock 21a and provides piano role-style fingering guide display on a display 22 arranged in the vicinity of an electronic musical instrument 24 on the basis of the MIDI data.例文帳に追加

受信側のコントローラ２１はタイムスタンプと内部時計２１ａでＭＩＤＩデータのタイミングを計算して、電子楽器２４の近傍に配置したディスプレイ２２でＭＩＤＩデータに基づいてピアノロール形式の運指ガイド表示を行う。 - 特許庁

To reduce current consumption by simplifying a circuit for specifying a sampling clock nearest to the time when the level of a received signal becomes a peak value, in a distance measuring apparatus for measuring the distance to an object by radiation of a laser beam.例文帳に追加

レーザ光の照射により対象物までの距離を測定する距離計測装置において、受信信号のレベルがピーク値となる時刻に最も近いサンプリングクロックの特定を目的とした回路を単純化し消費電流を削減する。 - 特許庁

To provide a standard long wave transmission system for receiving a standard long wave at a low cost in a simple configuration in a building wherein a shield member is employed so as to correct the time in a receiver such as a wave clock.例文帳に追加

遮蔽部材が用いられている建造物内で簡易な構成により低コストで長波標準電波を受信して、電波時計のような受信装置の時刻を修正させるようにした長波標準電波伝送システムを提供すること。 - 特許庁

To provide a signal output control device, and a signal output control method providing observation via an output terminal on a real time basis of a value of a signal operated at a predetermined reference clock and carried through a plurality of signal lines.例文帳に追加

所定の基準クロックで稼動する複数の信号線を流れる信号の値を、出力端子を介してリアルタイムに外部から観測することができるようにする信号出力制御装置、および信号出力制御方法を提供する。 - 特許庁

To provide an integrated circuit, and a design system for its circuit and test data (clock timing), for reducing an effect of LSI operation on delay time or instantaneous power consumption owing to a shift operation in performing LSI test without causing a load on a chip area.例文帳に追加

ＬＳＩの動作時の遅延時間への影響や、チップ面積への負担を伴うことなくＬＳＩテスト時のシフト動作の瞬時的な消費電力を低減する、集積回路とその回路やテストデータ（クロックタイミング）設計システムを提供する。 - 特許庁

To provide a transmitter and a recording and reproducing device where no restriction on the configuration is caused, no high hardware/software cost is required, a reference clock is restored, and possibility of decoding encryption is not high even when much time is taken and to provide a program recording medium.例文帳に追加

著作権主張されたデータをＭＰＥＧ２ーＴＳのトランスポートパケットを利用してＩＥＥＥ１３９４バスを介して伝送する際、伝送用に暗号化されたデータをそのまま記録すると基準クロックの復元が不可能になる。 - 特許庁

A transfer thyristor for a 1st bit is turned off by supplying a transfer clock Φ1 (B) and a start pulse ΦS (A) so that the gate-cathode potential of the transfer thyristor for the 1st bit is below a specific value for a specific time up to T1 after the start of transfer.例文帳に追加

１ビット目の転送用サイリスタのゲート・カソード間電位を転送開始後のＴ１までの所定時間、所定値以下とするように転送クロックΦ１（Ｂ）およびスタート・パルスΦＳ（Ａ）を付与して１ビット目の転送用サイリスタをオフさせておく。 - 特許庁

If no reset signal R is output from the power-on reset signal generating circuit 128_i after the period of resetting time has elapsed, a second selection circuit 127_i selects a clock-switching signal S1 that has been retained in the state-retaining circuit 126_i and has been output.例文帳に追加

リセット時間経過後パワーオンリセット信号発生回路１２８_ｉからリセット信号Ｒが出力されなくなると、第２の選択回路１２７_ｉは、状態保持回路１２６_ｉに保持され出力されているクロック切り替え信号Ｓ１を選択する。 - 特許庁

To provide a time code determining device and an atomic radio clock, capable of precisely determining a narrow-width data pulse which is improperly determined at high rates due to influence of external noise, and capable of surely carrying out a minute synchronous detection even in a weak electric field.例文帳に追加

外来ノイズの影響により誤って判別される確率の高い幅狭のデータパルスを、精度よく判別したり、弱電界時においても分同期の検出を確実に行うことのできるタイムコード判別装置ならびに電波時計を提供する。 - 特許庁

After the stabilization time Ts expires, the filter operation effect signal ϕ3 is turned on while the first-phase and second-phase clock pulses ϕ1 and ϕ2 are so diphasic-operated as to have different on-periods each other, thus acting as a switched capacitor filter.例文帳に追加

整定化時間Ｔｓが経過した後は、フィルタ動作有効化信号φ３をオンにするとともに第１相、第２相クロックパルスφ１、φ２を互いにオン期間が異なるように２相動作させ、スイッチトキャパシタフィルタとして動作させる。 - 特許庁

To provide a semiconductor device, a reception circuit and a frequency doubler circuit capable of stably securing the setting up of input data and hold time by keeping the delay of output clocks from a DLL circuit to input clocks to the DLL circuit from varying even if an input clock frequency varies.例文帳に追加

入力クロック周波数が変わっても、DLL回路への入力クロックに対するDLL回路からの出力クロックの遅延が変わらず、入力データのセットアップ、ホールド時間が安定して確保できる半導体装置、受信回路及び周波数逓倍回路。 - 特許庁

Traveling speed is calculated, based on the number of pulses per unit time of the odometer or on the number of clock pulses per mile, and an appropriate distance interval for measurement is decided to be 2, 4, 6, or 8 mm according to each traveling speed, thus conducting measurement.例文帳に追加

単位時間当りの走行距離計のパルス数、又は走行距離当たりのクロックパルス数にもとづき走行速度を算出し、この走行速度に応じてそれぞれ適正な距離の計測間隔２、４、６、８ｍｍを決定して計測を行う。 - 特許庁

When data from another party are received by a communication terminal 1 through a line 3, a line control part 4, a modem 5, and inputted to a main control part (CPU) 2, a current time of data reception is stored in an RAM 7 by an output fed from a clock part 13.例文帳に追加

相手先からのデータが回線３、回線制御部４、モデム５を通して通信端末装置１に受信されて主制御部（ＣＰＵ）２に入力されると、時計部１３からの出力でデータ受信の現在時刻をＲＡＭ７に記憶する。 - 特許庁

To solve the problem that in a conventional optical disk apparatus, when a property of PLL being a circuit generating a signal being an origin of a synchronizing clock is switched, write-in for an optical disk is interrupted temporarily, at the time of interruption, recording speed is reduced.例文帳に追加

従来の光ディスク装置では、同期クロックの元になる信号を発生する回路であるＰＬＬの特性を切り替えるときに、光ディスクへの書き込みを一時中断しており、中断時に、記録速度が低下してしまうという問題があった - 特許庁

Before a stabilization time Ts expires after a power source is turned on, a filter operation effect signal ϕ3 is turned off while first-phase and second-phase clock pulses ϕ1 and ϕ2 are both turned on, so that analogue switches S11-S26 are turned on and an analogue switch S37 is turned off.例文帳に追加

電源オンから整定化時間Ｔｓが経過するまでは、フィルタ動作有効化信号φ３をオフにするとともに第１相、第２相クロックパルスφ１、φ２をともにオンにして、アナログスイッチＳ１１〜Ｓ２６をオン、アナログスイッチＳ３７をオフにする。 - 特許庁

By this, since errors can be corrected even in a stop period when the rotation of a disk medium 100 stops, it becomes possible to make the clock frequency of the error correction circuit 102 lower than that of real-time correction operation.例文帳に追加

この構成により、ディスク状媒体１００の回転が停止する休止期間にもエラー訂正処理を行うことが可能であるため、リアルタイム動作に比べてエラー訂正処理回路１０２のクロック周波数を低クロック化することが可能となる。 - 特許庁

Between the preceding edge detecting signal and the following edge detecting signal, the synchronous PWM signal is inverted in time base, inverted logically and shifted to the post-stage synchronously to the clock signal after setting an n-stage second shift register in order from the first stage.例文帳に追加

先のエッジ検出信号と次のエッジ検出信号の間の記同期ＰＷＭ信号を時間軸反転且つ論理反転し、ｎ段の第２のシフトレジスタの初段から順にセットしてから、記クロック信号に同期させて後段にシフトさせる。 - 特許庁

To obtain a telephone set capable of enabling a user to easily set both of an alarm clock function and an incoming tone control function and further calling a callee side from a caller side even when both functions are set and a time informing method for the telephone set.例文帳に追加

ユーザが目覚し機能と着信音規制機能の両方を容易に設定でき、更には両機能が設定されていた場合でも、発呼側から着呼側を呼出すことが可能な電話機及び電話機の時刻報知方法を提供することにある。 - 特許庁

A counter circuit 20 sets a count depending on the digitized input signal Vind, starts counting of counter clock signal CLKc in response to a trigger signal TRG and delivers an output signal Sout at a moment in time when that count is reached.例文帳に追加

カウンタ回路２０は、ディジタル化入力信号Ｖｉｎｄに応じて計数カウント数をセットし、トリガ信号ＴＲＧによりカウンタクロック信号ＣＬＫｃのカウントを開始し、計数カウント数をカウントした時点で出力信号Ｓｏｕｔを出力する。 - 特許庁

A clock circuit 102 counts a time after a transmission control section 104 transfers part of codes to a decoder 12 being a destination device until its acknowledgement is returned in order to detect the transfer capability of a transmission channel 11.例文帳に追加

送信制御部１０４は伝送路１１の転送能力を検出するため、相手先装置である復号装置１２に一部の符号データの転送を行ってから、そのアクノリッジが返ってくるまでの時間を時計回路１０２で計時する。 - 特許庁

At that time, excitation phase signals are generated with phase signal generating circuits IC3 and IC4 by the motor clock from a sequence controller, and they are outputted to each drive circuit IC1 and IC2, and the excitation currents of the stepping motors M1 and M2 are switched by an image formation process.例文帳に追加

その際、シーケンス制御部からのモータクロックにより相信号発生回路ＩＣ３，ＩＣ４で励磁相信号を生成して、各ドライブ回路ＩＣ１，ＩＣ２に出力し、ステッピングモータＭ１，Ｍ２の励磁電流を画像形成プロセスにより切り替える。 - 特許庁

The power section 9 employs the mechanism of the movement of a mechanical clock and is constituted a movement barrel 20, a row of rings 30, and an escapement speed control mechanism section 40, and rotates the ultrasonic oscillator 11 at a predetermined rotation speed for a long period of time.例文帳に追加

動力部９は、機械式時計のムーブメントの仕組みを採用したものであり、香箱車２０、輪列３０、脱進調速機構部４０とで構成され、超音波振動子１１を所定の回転速度で長時間にわたって回転させる。 - 特許庁

With this delayoperating mode, by a refrigerant compressor 3 being run during only predetermined clock time delays, one part of a refrigerant decompressed with an expansion valve 5 for air-cooling is supplied to and is maintained in a cold storage unit 8, condensed and liquefied.例文帳に追加

この遅延運転モードでは、冷媒圧縮機３が所定時間だけ遅延運転されることにより、冷房用膨張弁５で減圧された冷媒の一部が蓄冷ユニット８へ供給されて凝縮液化し、蓄冷ユニット８内に保持される。 - 特許庁

A random code generated by a code data transmission part 11, a clock frequency of a fixed pattern signal, a sweep time, and a sweep width are variably controlled to optional values set by a setting processing part 17 through a synthesizer 12 and a frequency sweep part 16.例文帳に追加

符号データ送信部１１で生成されるランダム符号、固定パターン信号のクロック周波数、掃引時間及び掃引幅をシンセサイザ１２及び周波数掃引部１６を通じて設定処理部１７で設定された任意の値に可変制御する。 - 特許庁

This test mode entry circuit is provided with test mode entry controllers 191-193 generating an enable-control signal bMSETENB enabling continuous input of a second command only at the time of test mode entry when the signal bMSET is received with a continuous cycle synchronizing with a clock in this test mode entry circuit.例文帳に追加

このテストモードエントリ回路において信号bMSET をクロックに同期した連続したサイクルで受ける際、第２のコマンドの連続した入力をテストモードエントリ時のみ可能にするイネーブル制御信号bMSETENBを生成するテストモードエントリコントローラ191 〜193 を設けた。 - 特許庁

In a receiving circuit, when it is detected that the same bit is sampled three times (a selection signal in FIG. 3(d)), the output time for the bit is made to correspond to 2.5 clocks, and the next bit is outputted earlier by the amount corresponding to 0.5a clock (output: FIG.3(e)).例文帳に追加

受信装置において、同じビットを３回サンプリングしたことを検出した場合（図３（ｄ）の選択信号）は、当該ビットの出力時間を２．５クロック分とし、次のビットを０．５クロック分早く出力するようにする（図３（ｅ）の出力）。 - 特許庁

On the other hand, at the time of reading the image data from the frame memory 19, the high-speed horizontal clock frequency signals of about 60 MHz which is the quadruple of 15 MHz for instance are used and thus, the image data of 60 frames are read in one second.例文帳に追加

一方、このフレームメモリ１９から画像データを読み出す際には、例えば上記１５ＭＨｚの４倍の約６０ＭＨｚの高速の水平クロック周波数信号が用いられ、これにより１秒間に６０フレームの画像データが読み出される。 - 特許庁

When a battery voltage of a main battery 1 comparatively drops, the backup battery charge boosting circuit 6 is turned off, and from the time of the drop, the backup memory 16 and the clock function 17 are driven by the backup operation of the backup secondary battery 18.例文帳に追加

メイン電池１の電池電圧がかなりが低くなったところで、バックアップ電池充電用昇圧回路６はＯＦＦされ、この時点からバックアップ用の２次電池１８によるバックアップ動作でバックアップ用メモリ１６や時計機能１７を駆動させる。 - 特許庁

In this management system of the showcases 1 composed of the plurality of showcases 1 and the management device 2 for managing operating conditions of the showcases in a lump, the showcases 1 respectively comprise a time correcting section 100a for collecting a time of an incorporated clock section 102 according to the predetermined correction information 103a, when signals output at the same time are given to the showcases 1 from the management device 2.例文帳に追加

複数のショーケース１と、これらショーケース１の運転状態を一括して管理する管理装置２とからなるショーケース１の管理システムにおいて、ショーケース１は、管理装置２から各ショーケース１に同時刻に出力される信号が与えられた場合に、予め設定された補正情報１０３ａに従って内蔵する時計部１０２の時刻を補正する時刻補正部１００ａを備えている。 - 特許庁

The facsimile equipment starts ringing the phone set, when the alarm function is set ON and a time of the real-time clock coincides with the set wakeup time, and stops ringing of the phone when the off-hook state of the phone is detected.例文帳に追加

本発明のファクシミリ装置は、リアルタイムクロックと、電話機を鳴動させる手段と、オフフックを検出する手段と、起床時刻を設定する手段と、目覚まし機能をＯＮ／ＯＦＦする手段とを有し、前記目覚まし機能がＯＮされた場合、前記リアルタイムクロックの時刻と前記設定された起床時刻とが一致したときに、前記電話機の鳴動を開始し、その電話機のオフフック状態が検出されたときは、その電話機の鳴動を停止する。 - 特許庁

Idle circuits 108-1, 108-2, depending on an idle operation completion signal 113, control a data input state to the integrated circuit in an idle state of holding a previous value or the previous value being reversed, until a time point that the power supply voltage stabilization determination circuit detects a state that the power supply voltage is stabilized from a start time point of clock control timing.例文帳に追加

アイドル回路１０８−１、１０８−２は、アイドル動作完了信号１１３に基づいて、クロック制御タイミングの開始時点から電源電圧安定化判定回路が電源電圧が安定する状態を検出する時点まで、集積回路へのデータ入力状態を前値保持又は前値反転のアイドル状態に制御する。 - 特許庁

The time data TD2 is prevented from being lost, without having to use a small-sized button battery or the like for back-up, and the electronic equipment is compactified, by providing a battery 5 used for the electronic equipment, and an IC 2 for a real-time clock, integrated with the battery 5 and driven based on electric power BP supplied from the battery 5.例文帳に追加

本発明は、電子機器に用いられるバッテリ５と、バッテリ５と一体化され、当該バッテリ５から供給される電力ＢＰに基づいて駆動するリアルタイムクロック用ＩＣ２とを設けることにより、バックアップ用の小型ボタン電池等を用いることなく時刻データＴＤ２の消失を防ぎ、かつ電子機器を小型化することができる。 - 特許庁

In addition, the stream processing part 23 associates a detected bitstream storage position of the intra-frame encoded image in the storing part 24 with a PCR (program clock reference) included in bitstreams that are received when the bitstreams of the intra-fram encoded image are detected to be position and time information and uses the position and time information to generate index information.例文帳に追加

また、ストリーム処理部２３は、記憶部２４における検出したフレーム内符号化画像のビットストリーム記憶位置と、このフレーム内符号化画像のビットストリームを検出したとき受信したビットストリームに含まれていたＰＣＲとを関係付けて位置時間情報とし、この位置時間情報を用いてインデックス情報を生成する。 - 特許庁

A synchronizing device for synchronizing an input signal and a clock signal includes sample means 102 and 103 for sampling the input signal at the first and second sample timing of a predetermined interval, and delay control means 112 for shifting both the first and second sample timing at a synchronous leading-in time and for narrowing the interval between the first and second sample timing at a synchronous following time.例文帳に追加

入力信号とクロック信号を同期させる同期装置は、入力信号を、所定の間隔の第１と第２のサンプルタイミングでサンプルするサンプル手段１０２，１０３と、同期引き込み時に、第１と第２のサンプルタイミングをともにずらし、同期追従時に、第１と第２のサンプルタイミングの間隔を狭める遅延制御手段１１２とを備える。 - 特許庁

To provide a DVD-R/W which is capable of recording recording information based on a recording clock signal having high accuracy and high reliability at the time of recording the recording information and also which is capable of obtaining address information more numerously and more correctly in a shorter time, and the cutting device of the DVD-R/W or the like.例文帳に追加

記録情報の記録時において高精度且つ高信頼性を有する記録クロック信号に基づいて記録情報の記録を行うことが可能であると共に、アドレス情報をより多く且つより短時間に正確に取得することが可能なＤＶＤ−Ｒ／Ｗ及び当該ＤＶＤ−Ｒ／Ｗのカッティング装置等を提供する。 - 特許庁

A CPU 11 acquires from an internal clock 18 the time when communication connection is established, as time information, acquires from the communication connection established equipment its location information, acquires user input classification information through a user interface 16, and gives these pieces of information to the communication connection established equipment, and stores them in a storage part 15 of a FROM 14.例文帳に追加

ＣＰＵ１１は、通信接続確立時の時間を内部時計１８から取得して時間情報とし、また通信接続確立機器からその位置情報を取得し、更にユーザインターフェース１６を介しユーザー入力による分類情報を取得し、これらの情報を、通信接続を確立した機器に付与し、ＦＲＯＭ１４の保存部１５に記憶する。 - 特許庁

To provide a device capable of easily housing spectacles in a safe location, even if a user of the spectacles takes off them at bedtime in a dark room and easily taking out the spectacles at rise time, without having to look for the housing location in the dark room and simultaneously eliminating operation of the alarm switch of an alarm clock at bedtime and rise time.例文帳に追加

眼鏡を常用する者が就寝時に眼鏡を暗い室内で外しても、眼鏡を安全な所に容易に収納でき、起床時においても暗い室内でも眼鏡の収納場所を探す必要がなく容易に眼鏡を取り出すことが可能で、同時に就寝時と起床時における目覚まし時計のアラームスイッチの操作が不要となる装置を提供する。 - 特許庁

When reaching the alarm time set by a step S21, even if a use form at its time is the manner mode or the silencing mode, when a determining means determines that the alarm function of a cellular phone is used as an alarm clock in a step S22, a forced rumbling means operates and forcibly sounds the alarm sound from a sounder part 13 in a step S23.例文帳に追加

ステップＳ２１で設定したアラーム時刻に達すると、その時の使用形態がマナーモードまたは消音モードであっても、ステップＳ２２で判定手段が携帯電話機のアラーム機能を目覚まし時計として使用していると判断した場合、ステップＳ２３で強制鳴動手段が作動してサウンダ部１３からアラーム音を強制的に鳴らす。 - 特許庁

To provide a digital information processing device with a digital signal reproducing circuit equipped with a clock control circuit, wide in frequency pull-in range and short in the pull-in time, in a phase-locked loop (PLL) configuration to increase the gain using an over-sampling method in order to reduce the operation delay time to occur in a digital PLL.例文帳に追加

デジタル方式のＰＬＬで発生する演算遅延時間を短縮するためにオーバーサンプリング方式を用いてゲインを高めるＰＬＬ構成において、周波数引込み範囲が広く、しかも引き込み時間が短いクロック制御回路により構成されたデジタル信号再生回路を備えたデジタル情報処理装置を提供する。 - 特許庁

When the present time, clocked by the clock circuit reaches the time stored in the memory 25, the receiving frequency of the receiving circuit 11 is set at the frequency stored in the memory 25 by channel-select signals, and the switch circuit 13 is controlled to supply audio signals outputted from the receiving circuit 11 to speakers 15L and 15R.例文帳に追加

時計回路２４の計時する現在時刻が、メモリ２５に記憶されている時刻になったとき、選局信号により、受信回路１１の受信周波数をメモリ２５に記憶されている周波数に設定するとともに、受信回路１１から出力されるオーディオ信号がスピーカ１５Ｌ、１５Ｒに供給される状態にスイッチ回路１３を制御する。 - 特許庁