「Time Clock」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

The circuit is provided with a serial/parallel converting circuit 19 which is used to convert serial data inputted with clock signals into parallel data, a memory 21 which stores the parallel data converted by the circuit 19 and a writing pulse generating circuit 30 which generates writing pulses, that are used to set a writing time in the memory, by counting the clock signals.例文帳に追加

この半導体集積回路は、クロック信号と共に入力されるシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路１９と、シリアル／パラレル変換回路によって変換されたパラレルデータを記憶するメモリ２１と、クロック信号をカウントすることにより、メモリにおける書込み時間を設定するために用いられる書込みパルスを発生する書込みパルス発生回路３０とを具備する。 - 特許庁

The portable telephone 10 can determine the kind of external equipment and the external equipment is discriminated by the supply of a clock to the portable telephone 10 by the digital camera 20 at the time of connection or the supply of the clock to the digital camera 20 by the portable telephone 10 and the output of preset data by the digital camera 20 corresponding to it.例文帳に追加

携帯電話１０は外部機器の種別判断を可能とし、この外部機器の判別は、接続時においてディジタルカメラ２０が携帯電話１０に対してクロックを供給するか、又は、携帯電話１０がディジタルカメラ２０に対してクロックを供給し、これに対応してディジタルカメラ２０が予め設定されているデータを出力することによって行われる。 - 特許庁

The vehicular failure diagnostic system has a first electronic control unit 1 and second electronic control units 2 connected for data transmission and reception via a communication line 3, in which the first electronic control unit has a clock 14 with a calendar function, and each second electronic control unit acquires and stores date/time data clocked by the clock via the communication line upon failure occurrence detection.例文帳に追加

車両用故障診断装置は、第１の電子制御装置（１）と第２の電子制御装置（２）とが通信ライン（３）を介してデータ授受可能に接続され、第１の電子制御装置はカレンダ機能付きの時計（１４）を有し、第２の電子制御装置の各々は、故障発生検出時、時計で計時された日時データを通信ラインを介して取得して記憶する。 - 特許庁

In the image processing apparatus constituted by a plurality of integrated circuits for image processing having a proper clock oscillator, the power consumption is reduced by setting a power-saving set value, which is proper to each power-saving mode and is defined as a frequency division ratio having a greater value than a value set at a standard operation time, to the clock oscillator according to a mode selected by a user.例文帳に追加

固有のクロック発振器が搭載された画像処理用集積回路を複数含んで構成される画像処理装置において、標準運転時に設定される値よりも大きい値の分周比として定義され、各省電力モードに固有の省電力用設定値を、ユーザが選択したモードに応じて上記クロック発振器に設定することによって、消費電力を削減する。 - 特許庁

To provide a signal decoding circuit and a signal decoding method for decoding a signal that is applied to multivalue coding according to a time difference between a demodulated signal (A) REF and (B) DATA from two matched filters by using only a simple logic gate without using a high frequency clock.例文帳に追加

高周波クロックを使わずに簡単なロジック・ゲートのみを用いて、２つのマッチトフィルタからの復調信号（Ａ）ＲＥＦ，（Ｂ）ＤＡＴＡの時間差によって多値符号化されている信号を復号する信号復号化回路及び信号復号化方法を提供する。 - 特許庁

The positional information and name from the positional information server 102 is received by a portable terminal 101 in the service area of the positional information server 102 and stored in a positional information history storage section 202 while being paired with its receiving time obtained from a clock 204.例文帳に追加

この位置情報サーバ１０２からの位置情報および名称を、位置情報サーバ１０２のサービスエリア内の携帯端末１０１にて受信して、位置情報履歴記憶部２０２に、時計２０４から得たその受信時刻と対にして記憶する。 - 特許庁

At a scan test time, a clock control part 10 supplies independently controlled clocks CK42 and CK43 to the scan chains 42 and 43, whereby the scan chains 42 and 43 operate independently of each other at any operation of shift-in, capture and shift-out.例文帳に追加

スキャンテスト時に、クロック制御部１０は両スキャンチェーン４２，４３にそれぞれ独立に制御されたクロックＣＫ４２，ＣＫ４３を供給し、シフトイン、キャプチャ、シフトアウトのいずれの動作においても、両スキャンチェーン４２，４３が互いに独立に動作する。 - 特許庁

At the time of power down, a reset signal S3 resets the FF 118 and the FF 119 after oscillation of the clock signal S1 is discontinued by writing a Low level in the FF 117 prior to power down, and then the power is turned down.例文帳に追加

電源立ち下げ時に、電源立ち下げに先立ち、ＦＦ１１７にＬｏｗレベルを書き込むことによりクロック信号Ｓ１の発振動作を停止させた後でリセット信号Ｓ３によりＦＦ１１８、１１９をリセットし、その後で電源を立ち下げる。 - 特許庁

The clock signal by the self-traveling mode is generated before the oscillation operation of the oscillation circuit becomes stable, so that the internal circuit can operate in the normal mode in synchronization therewith, and a return time to the normal mode from the waiting mode is reduced.例文帳に追加

上記発振回路の発振動作が安定する前に上記自走モードによるクロック信号が生成されることにより、これに同期して内部回路が通常モードで動作することができ、待機モードから通常モードへの復帰時間が短縮される。 - 特許庁

To adjust the directivity of a radio wave clock antenna receiving a standard radio wave for time tone and of a broadcast reception antenna which can not to be built in a receiver having a noise source that are designed as an integral unit.例文帳に追加

受信装置内にノイズ源を有し、アンテナを内蔵出来ない放送受信用アンテナと標準電波報時の電波を受信する電波時計アンテナとを一体にユニット化して電波時計アンテナと放送受信用アンテナを調整可能とする。 - 特許庁

Start timing of the specific period is determined by an edge of a predetermined timer start signal, and a time of the specific period is determined on the basis of a count number of a predetermined timer clock signal and a count number of a predetermined timer count set bus signal.例文帳に追加

上記特定期間の開始タイミングは、所定のタイマスタート信号のエッジにより決定され、上記特定期間の時間は、所定のタイマクロック信号のカウント数と、所定のタイマカウントセットバス信号のカウント数とに基づいて決定される。 - 特許庁

A mouse 1 is provided with an X axial directional movement detecting acceleration sensor 2 and an Y axial directional movement detecting acceleration sensor 3 as detecting devices and also with a clock so that the movement distance of the mouse 1 can be calculated based on the obtained acceleration and time.例文帳に追加

マウス１に、検知デバイスとしてＸ軸方向移動検出加速度センサー２及びＹ軸方向移動検出加速度センサー３を備えると共に、時計を備え、ここから得られた加速度及び時間を元にしてマウス１の移動距離を求める。 - 特許庁

A sense amplifier start signal SE is made a high level after a delay time decided by a first delay element from a leading edge of a clock signal CLK in which a row address strobe signal (/RAS) is a low level, and timing at which a row of sense amplifiers 12 is activated is generated.例文帳に追加

ロウアドレスストローブ信号（/ＲＡＳ）をローレベルとするクロック信号ＣＬＫの立ち上がりエッジから、第1の遅延素子２４で決まる遅延時間後にセンスアンプ起動信号ＳＥをハイレベルにし、センスアンプ列１２を活性化するタイミングを発生する。 - 特許庁

Therefore, an output enable signal/VOE is defined as 'H' at the rising (t1) of a clock signal VCK, and writing the liquid crystal cell is made to start by keeping the gate line to 'L' which should intrinsically be 'H' and making the line to 'H' (t4) after an elapse of a prescribed time A.例文帳に追加

そこで、クロック信号ＶＣＫの立ち上がり（ｔ１）で出力イネーブル信号／ＶＯＥを“Ｈ”として、本来“Ｈ”になるはずのゲートラインを“Ｌ”にしたまま所定時間Ａが経過してから“Ｈ”として（ｔ４）液晶セルの書き込みを開始させる。 - 特許庁

To provide a semiconductor integrated circuit where the variation of clock skew is reduced and integration degree is improved, and to provide a manufacturing method of the semiconductor integrated circuit which a time for completing a product is reduced.例文帳に追加

クロックスキューのばらつきを減少することができるとともに、集積度を向上することができる半導体集積回路及び製品完成までに要する時間を短縮することができる半導体集積回路の製造方法を提供する。 - 特許庁

To reduce the loss of a processor processing time due to the frequent generation of switching in a power control method for reducing the power consumption of a CMOS-LSI circuit by dynamically switching a power supply voltage and a clock frequency during operation.例文帳に追加

電源電圧及びクロック周波数を動作中に動的に切換えることにより、ＣＭＯＳ−ＬＳＩ回路の消費電力を抑制する電力制御方法において、切換えが頻発することによるプロセッサ処理時間の損失を抑制する。 - 特許庁

When any access to the picture processing circuit 36 is not performed in a fixed time or more, this supply control circuit 39 for the processing circuit interrupts the supply of the power source PW and the clock signal CLK to the picture processing circuit 36 while leaving one part.例文帳に追加

この処理回路用供給制御回路３９は、画像処理回路３６に対するアクセスが一定時間以上ない場合には、画像処理回路３６の電源ＰＷとクロック信号ＣＬＫの供給を一部を残して遮断する。 - 特許庁

A sampling clock of a sampling frequency generator 16 for processing a digital baseband signal is used for a quadrature carrier wave of digital quadrature modulation, and at the same time, is used as a signal for local signal generation for up-converting the quadrature modulation output.例文帳に追加

デジタルベースバンド信号処理用のサンプリング周波数発生部１６のサンプリングクロックを、デジタル直交変調用の直交搬送波として用いると共に、直交変調出力のアップコンバート用のローカル信号生成のための信号としても用いる。 - 特許庁

The automatic selection circuit 7 observes the synchronization detection result 601 to execute an operation of automatically revising a frequency division number of the variable frequency divider circuit 1 when the clock phase locked loop circuit is not synchronized within a prescribed time the timer 8 indicates.例文帳に追加

自動選択回路７は、同期検出結果６０１を観測して、タイマー８が示す一定時間内にクロック位相同期回路が同期しない場合には可変分周回路１に対する分周数を自動的に変更するという動作を実行する。 - 特許庁

The recovery device and its recovery method according to the present invention can generate the sampling clock so that a plurality of edges of the sampling clocks exist in the eye opening area of the serial data, and can reduce the error generation within the data recovery time.例文帳に追加

本発明によるデータ復元装置及びその復元方法は、直列データのアイオープン領域内でサンプリングクロック信号のエッジが複数存在するようにサンプリングクロック信号を発生し、データ復元時にエラー発生を減少させうる。 - 特許庁

In detecting a binarized pre-pit signal, a deviation detecting means detects a deviation amount on a time axis with respect to the predicted position of the pre-pit signal to dynamically and finely adjust the clock for pre-pit detection in proportion to the deviation amount.例文帳に追加

ずれ量検出手段は、２値化されたプリピット信号を検出する際に、プリピット信号の予測位置に対する時間軸上のずれ量を検出して、そのずれ量に比例してプリピット検出用のクロックを動的に微調整する。 - 特許庁

To provide a method for transmitting and receiving data corresponding to DC balance of each channel and skew among channels at the time of serially transmitting digital video data consisting of a graphic data, a control data, and a clock data through the channels allotted to each data.例文帳に追加

グラフィックデータ、コントロールデータ、及びクロックデータよりなるデジタルビデオデータを各データに割当てられたチャンネルを通じてシリアル伝送に当たって各チャンネルのDCバランス及びチャンネル間のスキューに対応するデータ伝送方法、受信方法及び装置を提供する。 - 特許庁

To provide a clock extracting device capable of shortening time by repulling so as not to largely deviate a PLL frequency deviate even when a reproduced signal from a disk is unstable and the undetected signal of the reproduced signal is not outputted.例文帳に追加

ディスクからの再生信号が不安定で、その再生信号の非検出信号が出力されないときにも、ＰＬＬ周波数が大きくはずれないように、再引き込みまでに時間を短縮することができるクロック抽出装置を提供する。 - 特許庁

Additionally, the execution of the at least one command sets an operating parameter of the smartcard device, such as a clock frequency or a time of a non-volatile memory operation, thereby affecting the power consumption of the smartcard device during the subsequent execution.例文帳に追加

さらに、少なくとも１個のコマンドの実行が、クロック周波数または不揮発性メモリの動作時間等、スマートカード装置の動作パラメータを設定することにより、後続する実行の間のスマートカード装置の電力消費に影響を及ぼす。 - 特許庁

A delay output circuit 11 is provided for delaying, before its outputting, the output signal 4 of the asynchronous circuit by a time length obtained by multiplying the period of a second clock signal 3 by "a value m expressed by a prescribed fixed value N-cycle delay period number setting signal 12".例文帳に追加

非同期回路の出力信号４を、第２のクロック信号３の周期に（所定の固定値Ｎ−サイクルずれ周期数設定信号１２が示す値ｍ）を乗算した時間だけ遅らせて出力する遅延出力回路１１を設ける。 - 特許庁

Meta-information, corresponding to the image signals, can be specified and selected from among a plurality of meta-information 102 recorded in a meta-information storage 104, on the basis of a channel and on a time shown by a clock 106 received by an image receiving unit 103.例文帳に追加

映像受信部１０３で受信しているチャンネルや、時計１０６の時刻などを元に、メタ情報記憶部１０４に記録された複数のメタ情報１０２の中から、映像信号に対応するメタ情報を特定することが出来る。 - 特許庁

Moreover, the system can control both playback speed of music data and the moving image data in real time by allowing a user to operate an operation element TM for designating the performed tempo of music and by inputting a tempo clock corresponding to the operated position of the operation element.例文帳に追加

さらに、音楽の演奏テンポを指示するための操作子ＴＭをユーザによって操作し、操作子の操作位置に応じたテンポクロックを入力することにより、音楽データ及び動画データの両方の再生速度をリアルタイムに制御することができる。 - 特許庁

A counter 109 up-counts from a first value to a second value which is larger than the first value with prescribed time intervals when the vibration type actuator is accelerated, and a rate multiplier 110 outputs the clock of a frequency corresponding to the count value.例文帳に追加

カウンタ１０９が、振動型アクチュエータの加速時に第１の値から該第１の値よりも大きい第２の値まで所定の時間間隔ごとにアップカウントし、レートマルチプライア１１０が、このカウント値に応じた周波数をもつクロックを出力する。 - 特許庁

To reduce an RDS(Radio Data System) data reception processing time required for an interruption processing synchronously with a trailing of a clock signal received from an RDS decode integrated circuit when an FM stereo broadcasting station exists and no RDS signal is available.例文帳に追加

ＦＭステレオ放送局が有ってＲＤＳ信号が無い状態において、ＲＤＳデーコード集積回路より入力されるクロック信号の立ち下がりに同期した割り込み処理であるＲＤＳデータ受信処理時間を短縮する。 - 特許庁

To provide a game machine, which mounts an RTC (Real Time Clock) and can be efficiently mass-produced, having a writing device for writing on the RTC and inspecting the function of the RTC, while the writing device is integrally composed.例文帳に追加

ＲＴＣが搭載された遊技機であって、効率よく大量生産可能な遊技機、及びＲＴＣへの書込みやＲＴＣの機能を検査するための書込み装置、さらには書き込み装置が一体的に構成された遊技機を提供すること。 - 特許庁

After video content obtained by a sensor 3 is encoded, content management information, such as photography time information from a clock 9, photography location information from a GPS unit 8 or camera identification information, is added and recorded in an optical disk 14 by a recording drive 10.例文帳に追加

センサ３で得られた映像コンテンツは、エンコードされた後、時計９からの撮影時刻情報やＧＰＳ部８からの撮影位置情報，カメラ識別情報などのコンテンツ管理情報が付加されて、記録ドライブ１０で光ディスク１４に記録される。 - 特許庁

The load measuring instrument comprises a measuring function for measuring the gas consumption, a memory for storing the measured value of the gas consumption measured by the measuring function, an external memory for storing the gas consumption per fixed time for a maximum of 40 days, a communicating function, and a clock function.例文帳に追加

ガス使用量を計測する計測機能と、計測機能で計測したガス使用量の計測値を記憶するメモリーと、更に一定時間毎のガス使用量を最大４０日分記憶する外部メモリーと、通信機能と、時計機能とを備える。 - 特許庁

A DCXO 14 outputs a system clock clk as a reference signal to a phase generation circuit 5 so as to synchronize with a reference time code extracted from an MPEG decoder 12, and outputs a phase adjustment signal pase-shift at a predetermined timing.例文帳に追加

ＭＰＥＧデコーダ１２から抽出された基準時刻コードに位相同期するようにＤＣＸＯ１４は基準信号としてのシステムクロックｃｌｋを位相生成回路５に出力すると共に、所定のタイミングで位相調整信号pase-shiftを出力する。 - 特許庁

To provide an analog / digital converting circuit with smaller power consumption, which can choose appropriately a comparator to operate and a comparator to stop, based on an analog voltage inputted in the predetermined time past, using a clock signal.例文帳に追加

クロック信号を用いることで、所定時間過去に入力されたアナログ電圧に基づいて、動作させるコンパレータと休止させるコンパレータとを適切に選択することができ、消費電力のより小さなアナログ／デジタル変換回路を提供する。 - 特許庁

The clock extractor circuit has an oscillator circuit using a three-input logic circuit, instead of a two-input logic circuit and inputs received data to the oscillator circuit after delaying the data by a fixed time.例文帳に追加

クロック抽出回路における発振回路に使用する論理回路として、２入力論理回路の代わりに３入力論理回路を使用し、受信データを固定的な時間だけ遅らせて発振回路に入力させるクロック抽出回路である。 - 特許庁

To achieve high speed operation by shortening a total delay time from input to output of a signal in a semiconductor integrated circuit device incorporating a macro-cell (circuit block which can be designed independently) such as a storage circuit and operating synchronously with an external clock.例文帳に追加

記憶回路のようなマクロセル（独立して設計可能な回路ブロック）を内蔵し外部クロックに同期して動作する半導体集積回路装置において、信号の入力から出力までのトータルの遅延時間を短縮し高速化を達成する。 - 特許庁

To eliminate the necessity of a delay control circuit to automatically adjust a skew between a read data and a clock, to improve the selection yield of a board, and to extend the degree of freedom in the combination of parts on the board at the time of design, in a control circuit for controlling a memory.例文帳に追加

メモリを制御する制御回路において、遅延調整回路を不要にし、リードデータとクロックのスキューを自動的に合わせ、ボードの選別歩留りの改善や設計時のボード上の部品組み合わせの自由度を広げることにある。 - 特許庁

Since one cycle of the C/A code is extremely accurate 1 ms, by generating the carrier signals and the clock signals with it as a reference signal, the frequency deviation of a transmission side from a reception side is eliminated and waveform distortion at the time of data transmission/reception is eliminated.例文帳に追加

Ｃ／Ａコードの１周期は極めて正確な１ｍｓであるため、これを基準の信号としてキャリア信号，クロック信号を発生することにより、送信側と受信側の周波数ずれが無くなりデータ送受信時の波形歪みがなくなる。 - 特許庁

This backup state discriminating device being a first embodiment of this invention is constituted of a control part 1, an A/D converter 2, an analog SW 3, an SRAM 4, a serial time clock 5, a secondary battery 6, a resistance 7, a diode 8, and an FROM 9.例文帳に追加

本発明の第１の実施形態であるバックアップ状態判別装置は、制御部１と、Ａ／Ｄコンバータ２と、アナログＳＷ３と、ＳＲＡＭ４と、リアルタイムクロック５と、二次電池６と、抵抗７と、ダイオード８と、ＦＲＯＭ９と、を有して構成される。 - 特許庁

Each time a clock signal is received, pre-imaging operation and recording of a pre-imaged picture are repeated in an imaging standby state until an imaging button 11a is pressed to temporarily store pre-imaged pictures in a temporary storage area 18 of a recording device 16.例文帳に追加

撮像スタンバイ状態において、撮像ボタン１１ａが押下されるまで、クロック信号を受信する度毎にプレ撮像及びプレ画像の記録を繰り返し、プレ画像を記録装置１６の一時記録領域１８に一時蓄積していく。 - 特許庁

A shift circuit 21-k (k=1) serving as a drive control circuit, is supplied with clock signals ck1 and ck2 as an input signal IN and is supplied with a start signal start1 a preset initial stabilization operation time, after supply power is fed.例文帳に追加

シフト回路２１−１（ｋ＝１）には、電源電力が投入されてから、予め設定された初期安定用動作時間経過後に、入力信号ＩＮとしてクロック信号ｃｋ１，ｃｋ２が供給され、スタート信号start1が供給される。 - 特許庁

A main power supply pad that is connected with a main power supply of a real-time clock IC and feeds power to an internal circuit is disposed, and a pad for back up conducted to a branch line from a chip internal power feed line is disposed independently from this main power supply pad.例文帳に追加

リアルタイムクロックＩＣの主電源に接続され、内部回路に給電をなす主電源パッドが設けられているが、この主電源パッドとは独立してチップ内部給電ラインからの分岐ラインに導通されたバックアップ用パッドを設ける。 - 特許庁

When the input control section 21 detects that no input operation is made for a prescribed time on the basis of a signal IO20 of a clock 12, the input control section 21 gives a signal IO11 to inform of transition to an idle state to a screen saver control section 23.例文帳に追加

入力制御部２１が、クロック１２の信号ＩＯ２０に基づき、一定時間、入力操作が行われなかったことを検出すると、アイドル状態への遷移を通知する信号ＩＯ１１をスクリーンセーバ制御部２３へ入力する。 - 特許庁

To provide a broadcast receiver capable of executing auto clock for performing time setting of a timer part according to broadcasting states of an area of whether there is only analog broadcast, or there is only digital broadcast, or there are more analog broadcasts, or there are more digital broadcasts.例文帳に追加

アナログ放送のみか、デジタル放送のみか、アナログ放送が多いか、デジタル放送が多いかの地域の放送状況に応じて、タイマ部の時刻設定を行うためのオートクロックを実施することができる放送受信装置を提供する。 - 特許庁

An external clock signal CLK is inputted to one input node of an OR gate, and at the same time is inputted to the other of the OR gate via a delay circuit.例文帳に追加

外部クロック信号ＣＬＫの周波数が所定周波数よりも高い場合は、クロック周波数検出回路１の出力信号ＬＮＧが「Ｌ」レベルとなって転送制御信号φ１′が「Ｈ」レベルに固定され、データバスＤＢ１とＤＢ２が結合される。 - 特許庁