「Time Clock」に関連した英語例文の一覧と使い方(68ページ目) - Weblio英語例文検索

Besides the circuit substrate 32, a battery board 36 containing a battery B as a backup power source for supplying necessary power for maintaining clock function during service interruption of commercial power and holding time schedule.例文帳に追加

商用電源の停電時に時計機能を維持するとともにタイムスケジュールを保持するのに必要な電力を供給するためのバックアップ電源となる電池Ｂを保持した電池基板３６が回路基板３２とは別に設けられる。 - 特許庁

A pointer shaft 22 coupled with a pointer which is arranged at a center part of the storage recessed portion 14 and points the characters or the numbers to display time, and a clock movement 23 for rotation-driving the pointer shaft 22 are provided.例文帳に追加

収納凹部１４の中央部に配設されるとともに文字乃至数字を指し示して時刻を表示する指針が連結されている指針軸２２と、指針軸２２を回転駆動する時計ムーブメント２３と、が設けられている。 - 特許庁

S2 is corrected by S9 at a rise that corresponds to a difference between S7 and S2 at a rise from a rise of S5 to a point of time of 1/2 period of the sampling clock to be S3 for generation of pulse width of a rise of the next S4.例文帳に追加

Ｓ５の立上りからサンプリングクロックの1/2周期の時点までの立上り時のＳ７とＳ２との差分に応じた立上り時のＳ９により、Ｓ２を補正して、次回のＳ４の立上りパルス幅の生成用のＳ３とする。 - 特許庁

When forming an even-number times recording mark of 6T or longer, each intermediate pulse light except the head pulse and the last pulse among the n/2 time pulse light is emitted with the phase synchronized with the channel clock.例文帳に追加

６Ｔ以上の長さであって偶数倍の記録マークを形成する場合には、ｎ/２回のパルス光のうちの先頭パルス光及び最後尾パルス光を除く各中間パルス光を、チャネルクロックに位相を同期させて照射する。 - 特許庁

Each of differential information items obtained for synchronization to a plurality of PCRs is switched in a fixed cycle and supplied to a set of VCXOs, master clocks are generated in a time division manner, and a PLL for reproducing each STC clock is functioned.例文帳に追加

複数ＰＣＲに同期させるために得られた各差分情報を一定周期で切り替えて、一組のＶＣＸＯに供給し、時分割にマスタクロックを生成し、各ＳＴＣクロックを再生するＰＬＬを機能させる。 - 特許庁

To provide data communication equipment and a data communication method wherein data reception is enabled normally in the case that deviation exists in a reference clock time between transmission equipment and reception equipment, and data bit length is changed in the course of data transmission.例文帳に追加

送受信装置間の基準クロック時間にずれがある場合や、データ送信中にデータビット長が変化した場合でも、正常にデータ受信することが可能なデータ通信装置およびデータ通信方法を提供すること。 - 特許庁

An abnormality detection circuit which detects abnormality of a cell alternately outputs, in time division, the overcharge detection result during an overcharge detection period and the overdischarge detection result during an overdischarge detection period based on a clock signal.例文帳に追加

セルの異常を検出する異常検出回路は、クロック信号に基づいて、過充電検出期間中の過充電検出結果と過放電検出期間中の過放電検出結果とを時分割して交互に出力する。 - 特許庁

To provide a real-time clock device by which whether internal data is correct can be discriminated by detecting the oscillation stoppage of an oscillation circuit and the cause and the corresponding method of the oscillation stoppage of the oscillation circuit can be decided in detail.例文帳に追加

発振回路の発振停止を検出し内部データが正確か否かを判別するとともに、発振回路の発振停止の原因、対処方法を詳細に決定することが可能なリアルタイム・クロック装置を提供すること。 - 特許庁

At that time, an NT signal control circuit generating NT signal designating switching between shifting operation and capturing operation is provided within the semiconductor integrated circuit, so that the operation by the NT signal can be performed within one clock cycle.例文帳に追加

その際、シフト動作とキャプチャ動作の切り替えを指定するＮＴ信号を生成するＮＴ信号制御回路を半導体集積回路の内部に設け、ＮＴ信号による動作が１クロックサイクル内に収まるようにする。 - 特許庁

Output registers (288-294) receive the clock signals, the state signals and the count signal, and supply four output signals (289-295) together representing the time when the change of the state occurs on the event detection signal.例文帳に追加

出力レジスタ（２８８〜２９４）はクロック信号、状態信号及び計数信号を受信して、集合的に、事象検出信号が状態変化を経た時刻を指示す四つの出力信号（２８９〜２９５）を供給する。 - 特許庁

The delay time of the variable delay line is changed according to the value of the first control bit, and the charge up and discharge drive powers of the clock output buffer are changed independently according to the value of the second control bit.例文帳に追加

可変ディレイラインは、第１のコントロールビットの値に応じて、その遅延時間が変更され、クロック出力バッファは、第２のコントロールビットの値に応じて、そのチャージアップおよびディスチャージのドライブ能力が各々独立に変更される。 - 特許庁

Unfortunately, removing this first error induces a second source of error. The second problem is that it ``takes a while'' from when an event is dispatched until the profiler's call to get the time actually gets the state of the clock.例文帳に追加

最初のエラーを取り除いたとしても、それがまた別のエラーを引き起こす原因となります。 もうひとつの問題として、イベントを検知してからプロファイラがその時刻を実際に取得するまでに ``いくらかの時間がかかる'' ことです。 - Python

A memory LSI30 generates a plurality of clocks CLKa, CLKb, CLKc having an equally divided delay time from the synchronizing clock signal CLK1 of the SDRAM, and reads data from a plurality of SDRAMs 31, 32, 33 with respective clocks.例文帳に追加

メモリＬＳＩ３０は、ＳＤＲＡＭの同期クロック信号ＣＬＫ１から等分の遅延時間を持つ複数のクロックＣＬＫａ、ＣＬＫｂ、ＣＬＫｃを生成し、複数のＳＤＲＡＭ３１、３２、３３からそれぞれのクロックでデータを読み出す。 - 特許庁

Power supply from the backup power source is not carried out when the memory module is removed from the processing section by carrying out power supply from a backup power source 2b to a real time clock (RTC) 2c present in a processing section 2 via the memory module 3 (a wiring 3c).例文帳に追加

処理部２にあるリアルタイムクロック（ＲＴＣ）２ｃへのバックアップ電源２ｂの供給をメモリモジュール３を介して行い（配線３ｃ）、メモリモジュールが処理部から外された場合にバックアップ電源の供給がなくなるようにした。 - 特許庁

The non-contact medium 1 acts at an adjacent type mode, satisfying a requirement of a high security and high speed communication by acting a body at a high-speed action clock and operating a CPU 31 at usage time in the adjacent type system.例文帳に追加

非接触媒体１は近接型システムでの使用時には、本体を高速の動作クロックで動作させるとともにＣＰＵ３１を作動させて、高セキュリティ、高速通信の要求を満足させる近接型モードで動作する。 - 特許庁

Further, the control circuit 108 reads out the information D, which is reset in a reset cycle longer than the update cycle based on the monitoring clock LF0 and stored in the internal storage circuit every time the information is reset, from the memory 114 and updates the read information.例文帳に追加

また、制御回路１０８は、上記更新周期よりも長く監視用クロックＬＦ０に基づいたリセット周期でリセットされ、リセットの度に内部記憶回路に格納された情報Ｄをメモリ１１４から読み出して更新する。 - 特許庁

The synchronizing means 13 generates the update quantity of the reproduction position of reproduced information stored in a storage means 16 so as to synchronize with the reception time intervals of the clock signal and supplies it to a reproduction position generating means 14.例文帳に追加

同期手段１３は、前記クロック信号の受信時間間隔に同期するように、記憶手段１６に記憶されている再生情報の再生位置の更新量を生成し、再生位置生成手段１４に供給する。 - 特許庁

The central control part 2 reads a telephone ringer set group 8a from a storage part 3 based on the information of a group information memory 33 in the storage part 3 and a clock 4, and operates a time-division switch 6 and a telephone set interface part 7.例文帳に追加

中央制御部２は記憶部３内のグループ情報メモリー３３と時計４の情報をもとに、鳴動する電話機グループ８ａを記憶部３から読み出し、時分割スイッチ６と電話機インタフェース部７を操作する。 - 特許庁

The light emitting interior clock is made up in the form of a cube and has a light emitting body of an LED 25 therein, and a front face of walls constituting the cube is used as the time indicating face, and five faces with except the back face are made of translucent side boards which transmit light faintly.例文帳に追加

立方体形状でその内部にＬＥＤ発光体２５を備え、立方体の側面のうち正面を時間表示面とし、背面を除く五面が光を淡く通す半透明な側面板で構成する。 - 特許庁

The clock function is a function of informing of the present time, and the calendar function is a function of informing of the present day (including a day of the week), and the control circuit 31 may be provided with one or both of these functions.例文帳に追加

なお、時計機能とは、現在の時刻を計時する機能であり、カレンダ機能とは、現在の日付（曜日を含む）を計時する機能であり、いずれか一方の機能を備えてもよいし、双方の機能を備えるようにしてもよい。 - 特許庁

When two data sequences are connected and edited, a clock detector 31 detects the time reference information corresponding to the last access unit of previous data disposed before the connecting point of the data sequence after editing and time reference information corresponding to an initial access unit of the rear data disposed after the connecting point.例文帳に追加

２つのデータ列を接続編集する際に、クロック検出器３１は、編集後のデータ列の接続点より前に位置する前データの最後のアクセスユニットに対応する時間基準情報と、前記接続点より後に位置する後データの最初のアクセスユニットに対応する時間基準情報とを検出する。 - 特許庁

A TTS is supplied from an HDD 10 through a TTS buffer 11 to a PCR detection section 13 and a time stamp rewriting section 12, the TTS having a value of a time stamp added to each TS packet and a value of the PCR of a TS packet containing the PCR being asynchronously recorded based on clock systems different from each other.例文帳に追加

各ＴＳパケットに付加されたタイムスタンプの値と、ＰＣＲを含むＴＳパケットの前記ＰＣＲの値が、互いに異なるクロック系に基づいて非同期に記録されたＴＴＳが、ＨＤＤ１０からＴＴＳバッファ１１を介してＰＣＲ検出部１３及びタイムスタンプ書き換え部１２に供給される。 - 特許庁

Specific type prescribed events, for example, a case where no operational agent remains in a queue including non-real-time contact, a case where the queue is blank, and a case where a system clock is modified, along with an item provided in service immediately after the re-boot of the system, are ignored when the waiting time of items entered in the queue is predicted.例文帳に追加

特定タイプの所定イベント、たとえば非リアルタイムコンタクトを含む待ち行列に作業エージェントが不在である、待ち行列が空である、システムクロックが変更される、およびシステムがリブートされた直後にサービス提供されたアイテムは、待ち行列に入れられたアイテムの待機時間を予測する際に無視される。 - 特許庁

This transmitter realizes the clock function by counting the number of the pulses of a fixed interval generated from the waveform of the AC voltage of a fixed frequency and measuring elapsed time in a soft timer 14 and periodically obtains time-and-date information from a measuring instrument through a measuring instrument side interface 15 so as to correct the measurement error.例文帳に追加

ソフトタイマ１４において一定周波数の交流電圧の波形から生成した一定間隔のパルスの数をカウントして経過時間を計測することにより時計機能を実現し、この計測誤差を修正するために定期的に計量器側インターフェイス１５を介して計量器３から日時情報を取得する。 - 特許庁

Each driver LSI1 has an output control means 1b which stops outputting of clock signals to the source driver LSI1 of the next stage during the outputting of source driver start pulse signals SPI to the source driver LSI1 of the next stage or till a prescribed time that is earlier than the output time.例文帳に追加

上記各ソースドライバＬＳＩ１は、次段のソースドライバＬＳＩ１へのソースドライバ用スタートパルス信号ＳＰＩの出力時、または出力より所定時間だけ早い出力所定時間前まで、上記クロック信号の次段のソースドライバＬＳＩ１への出力を停止する出力制御手段１ｂを有している。 - 特許庁

A room for improvement in layout remains at the time of logic synthesis by analyzing an RTL (s2), extracting a high fan-out network (s3) and inserting a buffer for a clock tree to be performed at the time of layout into the RTL to the network (s4) and the optimal layout in consideration of the cell arrangement, the wiring area is performed by a layout tool.例文帳に追加

ＲＴＬを解析し（ｓ２）、ハイファンアウトネットを抽出し（ｓ３）、そのネットに対し、レイアウト時に行うクロックツリーのためのバッファをＲＴＬ中へ挿入する（ｓ４）ことにより、論理合成時にレイアウトでの改善の余地が残り、レイアウトツールでセル配置、配線領域を考慮した最適なレイアウトを行うことができる。 - 特許庁

In forward shifting, a clock signal/CLK to be supplied to the unit shift register SR_n in the last stage is maintained in a non-active level in a period from an end time t_3 of an activation period of an output signal G_n of the unit shift register SR_n in the last stage till a time t_1 at which the start pulse SP is activated in the next frame period.例文帳に追加

順方向シフト時には、最後段の単位シフトレジスタＳＲ_nの出力信号Ｇ_nの活性期間が終わる時刻ｔ_3から、次のフレーム期間にスタートパルスＳＰが活性化される時刻ｔ_1までの間、最後段の単位シフトレジスタＳＲ_nに供給するクロック信号／ＣＬＫは非活性レベルに維持される。 - 特許庁

A Mach-Zehnder modulator 3 which removes part of signals in a time area t1 including a leading edge of each signal pulse generated by a 1st modulator 2 and a time area t2 including a trailing edge and is controlled with at least one clock 7 is arranged downstream from the modulator 2.例文帳に追加

本発明によれば、モジュレータ２の下流に、第１のモジュレータ２から生じる各信号パルスについて、立上りエッジを含む時間領域ｔ１と立下りエッジを含む時間領域ｔ２における信号の一部を除去する少なくとも１つのクロック７によって制御されるマッハツェンダーモジュレータ３が配置される。 - 特許庁

When a user moves a cover part 78 in a remote control unit 70 from a closed position to an opened position and depresses a release button 72, the remote control unit 70 reads the present time clocked by a radio wave clock circuit and emits an infrared signal corresponding to the present time from an infrared outputting part 74.例文帳に追加

ユーザがリモコンユニット７０における蓋部７８を閉鎖位置から開放位置へ移動させ、レリーズボタン７２を押下すると、リモコンユニット７０は電波時計回路により計時されている現在時刻を読み取り、この現在時刻に対応する赤外線信号を赤外線出力部７４から出射する。 - 特許庁

To realize an electric energy information providing apparatus, capable of providing time information by using electric waves and of providing electric energy information based on the time information to a user, in order to synchronize a wave clock owned by the user and to enable the user to appropriately suppress the maximum electric energy consumption.例文帳に追加

時刻情報を電波として提供すると共に、この時刻情報に基づいた電力量情報を顧客に提供することにより、顧客が所有する電波時計との同期が取れ、それにより顧客が適正に最大使用電力の抑制を図ることが可能な電力量情報提供装置を提供する。 - 特許庁

When the client terminal 3 connected through the Internet 4 makes a request to distribute the application, a server 2 sets real-time clock information on the side of the server 2 when the request to distribute the application is received as an update time parameter of a JAM file and sends it prior to the transmission of a JAR file as an execution file.例文帳に追加

サーバ２はインターネット４を介して接続されたクライアント端末３からアプリケーションの配信が要求されると、アプリケーションの配信要求を受けたときのサーバ２側のリアルタイムクロック情報をＪＡＭファイルの更新日時パラメータに設定し、実行ファイルであるＪＡＲファイルの送信に先立って送信する。 - 特許庁

An offset estimate section 15 compensates a drift component from a unidirectional delay of the arrival time stored in the packet arrival time storage section 13 on the basis of the estimate value of the clock rate and calculates an offset estimate value by using an average of the arrival times included from a minimum value of drift component compensation values within a prescribed range.例文帳に追加

オフセット推定部１５は，クロックレートの推定値をもとにパケット到着時刻記憶部１３の到着時刻の片方向遅延からドリフト成分を補償し，ドリフト成分を補償した値の最小値から所定の範囲に含まれる到着時刻の平均値を用いてオフセット推定値を算出する。 - 特許庁

The clock circuit 12 counts time in seconds by inputting one second pulse in a second counter; and counts the current time composed of hours, minutes, and seconds by outputting the pulse from the second counter to a minute counter when the second counter becomes 60, and outputting the pulse from the minute counter to an hour counter when the minute counter becomes 60.例文帳に追加

時計回路１２は１秒パルスを秒カウンタに入力して秒単位の時間を計数し、秒カウンタが６０になると秒カウンタから分カウンタにパルスを出力し、分カウンタが６０になると分カウンタから時間カウンタにパルスを出力することによって、時、分、秒からなる現在の時刻を計時する。 - 特許庁

The LTC generator 110 comprises a rising edge detector 302, that is adapted to detect a frame synchronization input, corresponding to a beginning of a frame time of video data and to generate a first synchronization signal corresponding to the frame sync input and a frame length measuring block 304, that is adapted to count a number of clock cycles in the frame time.例文帳に追加

ＬＴＣ発生器１１０は、ビデオデータのフレーム時間の始まりに対応するフレーム同期入力を検出し、かつフレーム同期入力に対応する第１の同期信号を生成する立上り検出器３０２と、フレーム時間内のクロックサイクル数をカウントするフレーム長測定ブロック３０４とを備える。 - 特許庁

The moving average of the output voltage of a DC converter 10 is calculated by a digital filter 22 that is synchronously operated by clock pulses together with an A/D converter 21 and a D/A converter 23, and the ratio of the on-time and the off-time of a switching element 12 is adjusted by comparing the obtained result and a set voltage.例文帳に追加

Ａ／Ｄ変換器２１，Ｄ／Ａ変換器２３とともにクロックパルスによって同期して動作するデジタルフィルタ２２によって、ＤＣ変換部１０の出力電圧をの移動平均が算出され、得られる結果と設定電圧を比較してスイッチング素子１２のオン時間とオフ時間の比率を調節する。 - 特許庁

A maximum path delay reproducing circuit 4, including a circuit structure capable of reproducing a delay time equivalent of a maximum path delay time in an internal circuit 3 and/or a CPU 2 and operated by a system clock signal from a PLL circuit 1, which delays a prescribed signal by the circuit structure, is mounted on a chip.例文帳に追加

内部回路３および／またはＣＰＵ２での最大パス遅延時間と同等な遅延時間を再現可能であってＰＬＬ回路１からのシステムクロック信号によって動作する回路構造を含み、所定の信号を前記回路構造によって遅延させる最大パス遅延再現回路４をチップに搭載する。 - 特許庁

Supply of a clock signal (CLK) and the transfer of data from a data supply part 40 to a drive circuit 50 are temporarily halted until time equivalent to response time of a driver circuit (an FET transistor) plus a passes from fall timing of a strobe signal (/STB) shown by B or rise timing of a strobe signal (/STB) shown by C.例文帳に追加

Ｂに示すストローブ信号（／ＳＴＢ）の立ち下がりタイミング、あるいはＣに示すストローブ信号（／ＳＴＢ）の立ち上りタイミングよりドライバ回路（ＦＥＴトランジスタ）の応答時間＋α分の時間が経過するまでクロック信号（ＣＬＫ）の供給、及びデータ供給部４０より駆動回路５０へのデータの転送を一時停止する。 - 特許庁

A control part 3 make a measuring part 103 measure the consumption power amount at specified time intervals based on time information from a clock circuit 109, stores the measured amount in a storage part 105, displays the measure value on a measured value display part 107, and displays a graph on a load curve display part 1.例文帳に追加

制御部３は、時計回路１０９からの時間情報に基づいて計量部１０３に所定時間間隔で使用電力量を計量させ、この計量値を記憶部１０５に記憶する一方、計量値表示部１０７で数値表示させると共にロードカーブ表示部１でグラフ表示させる。 - 特許庁

In this clock device 1, equipped with a movement 800 for driving hands by a motor, and a control means 100 for controlling the motor based on a reference signal outputted by an oscillation circuit, the control means 100 has a time mode wherein the hands display the time, and a metronome mode wherein the hands are rocked at a fixed cycle.例文帳に追加

モータにて指針を駆動するムーブメント８００と、発振回路が出力する基準信号に基づいて前記モータを制御する制御手段１００とを備えた時計装置１において、この制御手段１００は、指針が時刻を表示する時計モードと、指針が一定の周期で揺動するメトロノームモードとを有する。 - 特許庁

The setting control part 104 of the CPU 100 comprises an extraction part 116 for extracting the maximum point of the output voltage of the solar battery 50 and a setting processing part 124 for performing the setting processing of the measured value of a clock 43 with the time corresponding to the extracted maximum point as the specified time.例文帳に追加

ＣＰＵ１００の設定制御部１０４は、太陽電池５０の出力電圧の最大点を抽出するための抽出部１１６と、抽出された最大点に対応する時刻を特定時刻として、クロック４３の計測値の設定処理を行なうための設定処理部１２４とを有する。 - 特許庁

When a printer 10 is mounted on the printer mount 44 of the charger 30, the charger 30 supplies the printer 10 with power so as to charge the battery of the printer 10, and also supplies the printer 10 with calendar information (date and time (time o'clock, minute, second)) outputted from a wave clock unit built in the charger 30.例文帳に追加

プリンタ１０を充電装置３０のプリンタ装着部４４に装着すると、充電装置３０はプリンタ１０に電力を供給し、プリンタ１０のバッテリを充電するとともに、充電装置３０に内蔵された電波時計ユニットが出力するカレンダー情報（年月日および時刻（時分秒））をプリンタ１０に供給する。 - 特許庁

Timing adjustment using the clock signal as a reference is executed in a signal path of the reset signal based on a set-up time and a holding time of the reset signal specified to the reset input terminal of the circuit block (step S30), in supervising hierarchical design for designing the whole of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の全体を設計する上位階層設計において、回路ブロックのリセット入力端子にそれぞれ規定されるリセット信号のセットアップ時間およびホールド時間に基づいて、リセット信号の信号パスに対してクロック信号を基準としたタイミング調整を実施する（ステップＳ３０）。 - 特許庁

The counter circuit 12 counts the pulse of a clock B, and outputs a second counter value being a counter value at that point of time to a comparator circuit 14 on the basis of the first notice signal, and sets the counter to zero, and outputs a first counter value being the counter value at that point of time to the comparator circuit 14 on the basis of the second notice signal.例文帳に追加

カウンタ回路１２は、クロックＢのパルスのカウント動作をしており、第１の通知信号により、その時点のカウンタ値である第２のカウンタ値を比較回路１４に出力し、カウンタをゼロに設定し、第２の通知信号により、その時点のカウンタ値である第１のカウンタ値を比較回路１４に出力する。 - 特許庁

The circuit (18) comprises a signal generator (20) generating a variable signal arranged to vary the variable signal in order to form a signal waveform as the time elapses, and an oscillator (22) for modulating the frequency of a clock signal according to a frequency modulation waveform by forming a clock signal using the variable signal.例文帳に追加

本発明の回路（１８）は、可変信号を生成する信号発生器であって、時間の経過とともに信号波形を形成するために可変信号を変化させるように構成されている、信号発生器（２０）と、可変信号を用いてクロック信号を生成することにより、周波数変調波形に従ってクロック信号の周波数を変調させる発振器（２２）を備える。 - 特許庁

When the reference clock can be acquired, a CPU 106 predictively calculates phase error information due to the secular change characteristic of the clock frequency from the VCO 104 by each period informed from a time count means 11 in advance on the basis of the phase error information outputted from a phase comparator 2, and stores a control voltage for correcting its phase error to a self-running DA setting memory 109.例文帳に追加

基準クロックが取得出来ている時、ＣＰＵ１０６は位相比較器２より出力される位相誤差情報より、予め計時手段１１０で通知される周期毎にＶＣＯ１０４のクロック周波数の経年変化特性による位相誤差情報を予測して算出し、その位相誤差を補正する制御電圧値を自走ＤＡ設定メモリ１０９に記憶する。 - 特許庁