「Time Clock」に関連した英語例文の一覧と使い方(64ページ目) - Weblio英語例文検索

This radio clock includes a tuning circuit for outputting an electric signal corresponding to the sum of received output of both radio waves, resonating with both a radio wave having a first frequency amplitude-modulated by a time code and a radio wave having a second frequency amplitude- modulated by a time code, and a time code is taken from the electric signal output from the tuning circuit.例文帳に追加

時刻コードで振幅変調された第１周波数の電波と時刻コードで振幅変調された第２周波数の電波との双方に共振して、両電波の受信出力の和に相当する電気信号を出力する同調回路を含み、この同調回路から出力される電気信号から時刻コードを取り出すように構成する。 - 特許庁

In the predistortion device where a section for imparting a predistortion is constituted of an analog circuit, difference between a delay time T1 of a transmission signal path and a delay time T2 of a control signal path for controlling a distortion occurring at the predistortion section is corrected with the time resolution on an operating clock by variable delay means 17 and 20.例文帳に追加

予歪を与えるプリディスト−ション部がアナログ回路で構成されたプリディスト−ション装置において、送信信号経路の遅延時間Ｔ１と、プリディスト−ション部で発生する歪を制御するための制御信号経路の遅延時間Ｔ２との差を、可変遅延手段１７、２０により動作クロック上の時間分解能で補正する。 - 特許庁

In the data terminal equipment 10, a CPU 20 stores the information for the reception date of the received signal or the information of a time interval from a prescribed reference date in the SRAM 23, by referring to the time data of a clock circuit 22 and transmits the stored time information via the public telephone line 40 to the data colleting center device 30.例文帳に追加

データ端末装置１０において、ＣＰＵ２０は、クロック回路２２の計時データを参照して、受信された信号の受信日時情報又は所定の基準日時からの時間間隔情報をＳＲＡＭ２３に記憶し、記憶された時間情報を公衆電話回線４０を介してデータ収集センター装置３０に送信する。 - 特許庁

A method of synchronizing two clocks coupled respectively to ingress and egress interfaces 6, 7 of a packet network 1, includes processes of: calculating a minimum packet transit time over the network in each of successive time intervals; and varying the frequency of the second clock so as to track variations in the minimum packet transit time.例文帳に追加

パケットネットワーク１の入口および出口インターフェイス６、７にそれぞれ結合した第一及び第二クロックを同期させる方法であって、前記方法は、ネットワーク１上の連続した時間間隔における最短パケット伝送時間を計算する処理と、最短パケット伝送時間の変動を追跡するように、第二クロックの周波数を変える処理を含む。 - 特許庁

The timer apparatus for executing the timer function at a set time is provided with a computing part 103 for computing the time until the execution of a timer in reference to the clock circuit 110, a count part 106 for counting the time until the execution of the timer, and an actuating part 107 for actuating the timer function when the time of the execution of the timer is counted.例文帳に追加

本発明におけるタイマー装置は、設定した日時にタイマー機能を実行するタイマー装置において、時計回路１１０を参照してタイマー実行までの時間を算出する算出部１０３と、前記タイマー実行までの時間をカウントするカウント部１０６と、前記タイマー実行までの時間をカウントしたときに前記タイマー機能を起動させる起動部１０７とを備えることを特徴とする。 - 特許庁

The portable device 2 has a clock function, a security function for protecting privacy of the portable information terminal 1, a communication function with the portable information terminal 1, and a storage function which always stores new place information/time information.例文帳に追加

携帯機器２は、時計機能、携帯情報端末１の守秘性を守るためのセキュリティ機能、携帯情報端末１との交信機能、及び常に新しい場所情報・時間情報を記憶する記憶機能を有する。 - 特許庁

When a state that the transfer of data through an ATAPI command data I/F 11 is not operated is continued for a prescribed time or more, a CPU 12 outputs a sleep mode to a clock generator 15 and a drive power source block 17 so that the sleep mode can be set.例文帳に追加

CPU１２は、ATAPIコマンドデータI/F１１を介してデータの授受が行われない状態が所定時間以上継続すると、スリープモードをクロックジェネレータ１５およびドライブ電源ブロック１７に出力し、スリープモードにする。 - 特許庁

To provide a communication device which can eliminate troublesome time adjustment works accompanying the supply interruption of a main power source by a method, wherein power supply to a clock device is maintained when the voltage of an interrupt compensating backup battery is lowered.例文帳に追加

停電補償用バックアップ電池の電圧低下時に、時計装置への電圧供給を維持することにより、メイン電源の停電に伴う煩瑣な時刻調整作業を不要とし得る通信装置を提供する。 - 特許庁

The 1st module transmits the item of information COR1DIF1, with respect to the 1st time difference DIF1 to the 2nd module MOD2 and the 2nd module MOD2, adjusts the clock generator on the basis of the information.例文帳に追加

第１モジュールは、第１時間差値ＤＩＦ１に関する情報ＣＯＲ１ＤＩＦ１の項目を第２モジュールＭＯＤ２へ送信し、第２モジュールＭＯＤ２は、前記情報に基づいてクロック発生器を調整する。 - 特許庁

To correct disorder of a waveform period at the time of transmission of a serial digital signal at a fixed clock rate by using a low-cost and flexible device capable of being integrated and to easily correct the disorder even in the case of a wide transmission rate width.例文帳に追加

固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正し、しかも伝送レート幅が広い場合にも容易に補正する。 - 特許庁

A delay clock control circuit 14 operates so as to make a through current flow to a connection node of the first and the second inverters 12 and 13 to cause charge contention for a predetermined period of time during the transition of an input of the components.例文帳に追加

遅延クロック制御回路１４は、構成要素の入力の遷移時において、第１および第２のインバータ１２，１３の接続ノードに貫通電流が流れ、電荷競合が所定時間発生するように、動作する。 - 特許庁

To prevent duplicate forbidden data from being unfairly recorded or reproduced even under the condition where a correct time cannot be obtained from an internal clock for measuring the hold period within the period for holding duplicate forbidden data.例文帳に追加

複製禁止データを保持可能な期間内に、該期間を測定するための内部時計から正常な時刻が得られない状態に陥っても、不正に複製禁止データが記録又は再生されることを防止する。 - 特許庁

Since one of the plural tristage buffers 1a, 1b and 1c is arbitrarily selected and the delay time of the delay clock is adjusted, the one-shot pulse of the timing optimum for performing the arithmetic operation in the computing element 3d is generated.例文帳に追加

複数のトライステートバッファ１ａ，１ｂ，１ｃのいずれかを任意に選択して遅延クロックの遅延時間の調整を行うため、演算器３ｄで演算を行うのに最適なタイミングのワンショットパルスを生成できる。 - 特許庁

In the case that there is a margin for the setup time in a flip-flop 13 in a succeeding stage, a clock signal CLK1 to be supplied to a flip-flop 12 in a preceding stage is delayed behind an output data signal DATA1 of a combinational logic circuit 21.例文帳に追加

後段のフリップフロップ１３でセットアップ時間に余裕があるとき、前段のフリップフロップ１２に供給するクロック信号ＣＬＫ１を組合せ論理回路２１の出力データ信号ＤＡＴＡ１よりも遅らせる。 - 特許庁

Since the branch clocks CLK1-CLKm can be output directly at the scan diagnosis mode time, an operation failure caused by the clock quality decline can be discriminated from an operation failure caused by an abnormality of sequential circuits.例文帳に追加

スキャン診断モード時に、分岐クロックＣＬＫ１〜ＣＬＫｍを直接出力することができるので、クロック品質の低下に起因する動作不良と順序回路の異常に起因する動作不良とを区別できる。 - 特許庁

To provide a light emitting display element driving device performing accurate image gradation display without an unstable variation part at the time of switching current even if a clock is made sufficiently low by a combination of a pulse width and a current.例文帳に追加

パルス幅と電流の組み合わせによりクロックを十分低くしても電流切り換え時の不安定変化部分のない精度の良い画像の階調表示を行う発光表示素子駆動装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device in which deterioration of performance owing to scanning, malfunction of hold-error at the time of scanning, or the like are prevented by using a clock signal of one system, in an independent two phase type scan flip-flop.例文帳に追加

独立２相型スキャンフリップフロップにおいて、１系統のクロック信号を用い、スキャン化に伴うパフォーマンスの低下、スキャン時のホールド違反等の誤動作を防ぐ半導体集積回路装置を提供する。 - 特許庁

Furthermore, this random pulse train generating circuit is provided with feedback paths (15, 16, 17) which frequency-divide the outputted random pulse train, and change a reference voltage Vref in a range which does not exceed a predetermined value or a clock frequency in a sample/hold time according as the frequency is high or low.例文帳に追加

さらに、出力されるランダムパルス列を分周し、その周波数の高低に応じて所定値を越えない範囲の基準電圧Ｖref やサンプルホールド時のクロック周波数を変化させる帰還路(15,16,17)を備える。 - 特許庁

To reproduce data for the unit of a field at the time of reproducing at a speed higher than an unmultiplied speed without providing two decoders inside one output port of an AV server or accelerating the processing clock speed of the decoder.例文帳に追加

ＡＶサーバにおいて、１つの出力ポート内に復号器を２個設けたり復号器の処理クロック速度を上げたりすることなく、１倍速を超える速度での再生時にデータをフィールド単位で再生する。 - 特許庁

Then the host controller stops the supply of the clock signal SDCLK to the memory card in a read data queuing time from the reception of a response to the read command CDCMD from the memory card up to the reading of data.例文帳に追加

この後、ホストコントローラは、リードコマンドに対する応答をＳＤメモリカードより受けてからデータが読み出されるまでのリードデータ待ち時間中に、ＳＤメモリカードへのクロック信号ＳＤＣＬＫの供給を停止させる。 - 特許庁

Furthermore, the phase of a beat component vibrating with the frequency difference between the light, having own wavelength and that having another wavelength, which is one of crosstalk components, is stabilized in time, for example, by making it synchronized with the clock of the transmission data series.例文帳に追加

さらに、クロストーク成分の１つである自波長の光と他波長の光の周波数差で振動するビート成分の位相を、例えば、送信データ系列のクロックに同期させることにより時間的に安定化させる。 - 特許庁

To measure the jitter of a program clock reference(PCR), frequency offset and a drift rate in a motion picture engineering group(MPEG) by utilizing a selectable constant measurement bandwidth when PCR arrival time is unequal and a PCR rate is variable.例文帳に追加

プログラム時刻基準参照値(PCR)到着時間が不均一で、PCRレートが可変である場合に、選択可能な一定測定帯域幅を利用して、MPEGにおけるPCRのジッタ、周波数オフセット及びドリフト・レートを測定する。 - 特許庁

To provide a semiconductor integrated circuit having a built-in timer such that when a clock signal supplied to a timer counter is broken for a predetermined time, that is detected to avoid trouble to control.例文帳に追加

タイマー回路を内蔵した半導体集積回路において、タイマーカウンタに供給されるクロック信号が所定時間途絶えた場合には、それを検出して制御に不具合が生じるのを回避できるようにする。 - 特許庁

The VCXO corresponding to the latest setting time information is selected on the basis of the storage contents of the memories 14, 24, and the selected VCXO is caused to oscillate according to the reference value for generating a clock of the target frequency.例文帳に追加

メモリ１４，２４の記憶内容に基づき、最も設定時情報が新しいＶＣＸＯを選別し、その選別したＶＣＸＯを基準値に基づいて発振させて目的の周波数のクロックを生成させる。 - 特許庁

To convert a TTS in which a time stamp and a PCR are not synchronized with each other such as a TTS received trough a network into a TTS which can be reproduced by using a single clock oscillator.例文帳に追加

ネットワーク等を介して受信したＴＴＳのように、タイムスタンプとＰＣＲが互いに同期していないＴＴＳを、単一のクロック発振器を用いて再生することが可能となるＴＴＳに変換することである。 - 特許庁

Afterwards, the personal computer 30 distributes the system time clocked by the system clock 40 through a master programmable controller 10 and a network 15 to programmable controllers 11, 12, and 13 for the control of producing facilities 21, 22, and 23.例文帳に追加

その後、パーソナルコンピュータ３０は、システムクロック４０が計時するシステム時間を、マスタプログラマブルコントローラ１０およびネットワーク１５を介して、生産設備２１，２２，２３の制御のためのプログラマブルコントローラ１１，１２，１３に配信する。 - 特許庁

To provide a PLL circuit which generates a clock signal of high stability by converging a voltage controlled oscillator into a stable state in a short time even when discontinuity occurs in the period of a reference input signal.例文帳に追加

基準入力信号の周期に不連続が生じても、電圧制御発振器の安定状態への収束を短時間に行い、安定度が高いクロック信号を生成するＰＬＬ回路を提供する。 - 特許庁

During non image display period, one code of the run length coding image data is decoded for each cycle of the system clock, and the decoded data are generated only one time, regardless of the number of continuous pixels of the decoded data.例文帳に追加

更に、この非画像表示期間では、システムクロックの１サイクル毎にランレングス符号化された画像データの１コードを復号して、その復号データを、その復号データが連続する画素数に拘わらず１回のみ出力する。 - 特許庁

This constitution elongates a time for reading the detection result signals compared with those when reading the detection result signals based on the clock signal so as to extremely reduce a load applied to the operation controlling of shutter 54.例文帳に追加

また、クロック信号に基づいて検知結果信号を読み取る場合に比べて、検知結果信号を読み取る間隔が著しく長くなるので、シャッター54の動作制御処理に係る負荷が著しく軽減できる。 - 特許庁

To establish synchronization of a disturbance signal between islanding detectors capable of shortening a time for detecting a first reception timing even if the electric field strength of a radio wave clock signal is weak.例文帳に追加

電波時計信号の電界強度が弱い場合でも、最初に受信タイミングを検出するまでの時間を短縮できるような単独運転検出装置相互間の外乱信号の同期を確立できるようにする。 - 特許庁

The wiring delay which generates at each period of time can be made equal, by arranging the clock input terminal 14 or the image signal output terminal 15 on either one side or on the other side of both ends in main scanning direction.例文帳に追加

各期間で発生する配線遅延は、クロック入力端子１４又はイメージ信号出力端子１５が、主走査方向の両端の一方又は他方のどちらかに配置されることで、実質的に等しくなる。 - 特許庁

If an operation for turning the power source of the home appliance 10 on is performed by a user, power-on is allowed when the present time obtained from the local clock unit is within the effective duration represented by the held information.例文帳に追加

そして、家電機器１０に対してユーザにより電源ＯＮの操作がなされると、ローカル時計部から得た現在の時刻が、保持している情報で示される有効期限内である場合に、電源ＯＮを許可する。 - 特許庁

Upon reception of a digital audio signal having a sampling frequency different from the clock frequency, the DSP 1 adds a silent signal corresponding to a predetermined time to a head of the digital audio signal inputted thereto.例文帳に追加

そして、ＤＳＰ１は、クロック周波数と異なるサンプリング周波数のデジタル音声信号が入力された場合に、その入力されたデジタル音声信号の先頭に所定時間分の無音信号を付加する。 - 特許庁

The input terminal of each node 20 is also provided with a stub for correcting skew by shifting the phase of a clock signal and adjusting time delay and a phase division coupler for generating a multi-phase signal.例文帳に追加

また、同じく各ノード２０，２０…の入力端には、クロック信号の位相をシフトさせ時間遅延を調整することによりスキューの補正を行うスタブ、多相信号を生成する分相カプラが備えられている。 - 特許庁

To provide technology capable of satisfying a request value concerning the specified period of a pulse signal, without excessively lowering the cycle of a clock signal, even if considering fluctuation in delay time is taken into consideration, in a delay element.例文帳に追加

遅延素子における遅延時間の変動を考慮しても、クロック信号の周期を過度に低下させずにパルス信号の特定の期間に関する要求値を満足させることのできる技術を提供する。 - 特許庁

Thus, servo information can always be read out from a magnetic disk 11 in the optimum state in a form in which influence of the eccentricity and the rotation unevenness of the magnetic disk and the long-time jitter of a reference clock, etc. is suppressed as much as possible.例文帳に追加

これにより、磁気ディスクの偏心及び回転ムラや基準クロックのロングタイムジッタ等の影響を極力抑えたかたちで、磁気ディスク１１からサーボ情報を常に最適な状態で読み出すことができる。 - 特許庁

To provide a mobile phone capable of also coping with a frequency error of an RTC (real time clock) due to a temperature change and a secular change at a low cost with low power consumption and to provide an RTC correction method of the mobile phone.例文帳に追加

低コスト及び低消費電力にて、温度変化・経年変化によるＲＴＣの周波数誤差にも対応することのできる携帯電話機及び携帯電話機のＲＴＣ補正方法を提供すること。 - 特許庁

When the operation requesting the clock display is made by the receiver 10A during the OFF state of power, the system power source part 19 is controlled by the control part 16A, and the VSYS is temporarily started and supplied to a display part 14 to display the data and time.例文帳に追加

これと異なり、電源オフ中に、レシーバ10A で時計表示要求操作をすると、コントロール部16A はシステム電源部19を制御し、一時的に、Ｖ_SYS を立ち上げて表示部14に給電させ、日時情報を表示させる。 - 特許庁

A radio machine A1 starts clocking of 3 seconds at timing going back from transmission timing of an authentication signal (2) by a portion of time of "a low-speed operation mode" during waiting for oscillation stabilization of a high-speed clock generation means 4.例文帳に追加

無線機Ａ１は、高速クロック生成手段４の発振安定待ちを行っている間の「低速動作モード」の時間分、認証信号（２）の送信タイミングからさかのぼったタイミングで３秒の計測を開始する。 - 特許庁

A receiving circuit part of the fire sensor discriminates and outputs the binary signal including data 0, 1 and a clock by length T_0, T_1 of signal level time of 18v of the down signal received from the sensor line.例文帳に追加

火災感知器の受信回路部は、感知器回線から受信した下り信号の１８ボルトの信号レベル時間の長短Ｔ_0，Ｔ_1によりデータ０，１及びクロックを含む２値信号を判別して出力する。 - 特許庁

The sampling synchronization pulse output unit counts each sampling time as the number of pulses of the crystal oscillator with the rising point of the GPS clock as a start point, and when the number of pulses is attained, outputs a sampling synchronization pulse.例文帳に追加

サンプリング同期パルス出力部は、ＧＰＳクロックの立ち上がり点を開始点としてそれぞれのサンプリングタイムを水晶発振器のパルス数としてカウントし、そのパルス数に到達すると、サンプリング同期パルスを出力する。 - 特許庁

Adjusting a delay of the variable delay circuit 160 (260) on the basis of the result of detection stored in the detection storage circuit 140 (240) can synchronize a phase of a signal capturing clock signal within the signal confirmation time width.例文帳に追加

該検出記憶回路に記憶されている検出結果を元に、可変ディレイ回路１６０、２６０のディレイ値を調整して、信号確定時間幅内に信号取り込み用クロック信号の位相を同期させる。 - 特許庁

To provide sampling clock phase adjusting system and method capable of shortening phase adjustment time by quickly finding out an optimum phase for sampling, and to provide a recording medium.例文帳に追加

本発明は、サンプリングする際の最適な位相をすばやく求めて位相調整時間の短縮化を図るサンプリングクロック位相調整システム、サンプリングクロック位相調整方法および記録媒体を提供することを課題とする。 - 特許庁

To provide a video signal converting device capable of deciding the optimum frequency and phase of a sampling clock of an A/D converting means converting analog video signal into digital video signal in a short time and an LCD device using the device.例文帳に追加

アナログビデオ信号をデジタルビデオ信号に変換するＡ／Ｄ変換手段の最適なサンプリング周波数及び位相を短時間で決定することが出来るビデオ信号変換装置及びＬＣＤ装置を提供する。 - 特許庁

To provide a device and method for pointing out a TCS read-in fault which enable the firmware side to point out a fault concerning time clock synchronizer readout information.例文帳に追加

本発明は、タイムクロックシンクロナイザー読み出し情報についてファームウエア側で故障指摘を行うことができるＴＣＳ読み込み故障指摘装置及びＴＣＳ読み込み故障指摘方法を提供することを課題とする。 - 特許庁