「Time Clock」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

The mail stored in the mail box is managed, based on the clock information obtained from an RTC and transmitted at appropriate timing within the designated transmitting time after a notice to a user is interposed as necessary.例文帳に追加

そして、メールボックスに格納されたメールをＲＴＣから得られる時計情報により管理し、指定された送信時間内の適切なタイミングで、必要に応じてユーザへの告知を介在させた後、送信処理へと移行する（図２の（３））。 - 特許庁

Delay time less than a clock period is compensated according to a phase difference between the pulse looped back from the PHY block to the RF block via the interface and the original calibration pulse, and an appropriate delay amount is further inserted into transmission data.例文帳に追加

インターフェース経由でＰＨＹブロックからＲＦブロックへループバックされるパルスと元のキャリブレーション・パルスとの位相差に基づいてクロック周期未満の遅延時間を補償し、さらに送信データに適切な遅延量を挿入する。 - 特許庁

To obtain a printer connected with a network and its print controlling method in which the print state and the print record can be managed accurately under any network environment without requiring an expensive real time clock.例文帳に追加

ネットワーク接続された印刷装置およびその印刷制御方法に関し、高価なリアルタイムクロックを装備することなく、どのようなネットワーク環境下においても、印刷状態、印刷履歴の正確な管理を行なえるようにすること。 - 特許庁

The modulation signal generation part 41: randomly selects a frequency of a modulation signal SG1; and generates the modulation signal SG1 whose frequency is randomly changed every time the BD signal SG2 is input to the clock generation part 301.例文帳に追加

変調信号生成部４１は変調信号ＳＧ１の周波数をランダムに選択し、ＢＤ信号ＳＧ２がクロック生成部３０１に入力される毎に、周波数をランダムに変えた変調信号ＳＧ１を生成する。 - 特許庁

An HW (Hardware) emulator part 106 operates the asynchronous circuit constructed on an FPGA (Field Programmable Gate Array) by a plurality of clock signals based on the circuit data while generating a signal in time of the metastable from the pseudo metastable generation circuit 300.例文帳に追加

ＨＷエミュレータ部１０６が、当該回路データに基づいてＦＰＧＡ上に構築された非同期回路を疑似メタステーブル発生回路３００からメタステーブル時の信号を発生させつつ複数のクロック信号により動作させる。 - 特許庁

To perform TDMA (Time Division Multiple Access) system communication of high transmission efficiency, where a redundant pilot symbol is excluded to increase the number of controllable stations, without increasing a clock frequency of a communication part in a feedback control system.例文帳に追加

フィードバック制御システムにおいて通信部のクロック周波数を上げることなく、制御可能な局数を増やすことができるように冗長なバイロットシンボルを排除した伝送効率の高いＴＤＭＡ方式の通信を可能とする。 - 特許庁

At this time, a player can not estimate the degree of shifting to the non-probability variation mode from the embodiment of the clock accessary 17, and customer approach to the pinball game machine 1 is not decreased regardless of the degree of shifting to the non-probability variation mode.例文帳に追加

このとき、遊技者が時計役物１７の態様から非確率変動モードへの移行度合いを推察することができず、非確率変動モードへの移行度合いに拘らず弾球遊技機１への客付きが低下しない。 - 特許庁

To provide an alarm clock for accurately pointing to an alarm set scale in increments of ten minutes and an alarm set scale in increments of five minutes regardless of a step-moving aiming hand and for setting alarm time rapidly.例文帳に追加

ステップ運針する目安針でありながら１０分刻み目覚しセット目盛と５分刻み目覚しセット目盛を、正確に指すことができ、また、迅速に目覚し時刻をセットすることができる目覚し時計を提供することにある。 - 特許庁

The waking system 1 includes: an illumination part 2 for radiating waking light; a control unit 4; an operation part 5 for calculating illumination start time of day; an interface part 6; a clock part 7; and a sensor part 8 for detecting a bodily movement of a sleeper.例文帳に追加

覚醒システム１は、覚醒光を照射する照明部２と、制御部４と、照明開始時刻を算出する演算部５と、インタフェース部６と、時計部７と、睡眠者の体動を検出するセンサ部８とを備えている。 - 特許庁

The digital filter 20 eliminates the noise whose generation period is shorter than the period corresponding to the cycle of clock signals and the step number of a DFF circuit, and the delay filter 30 eliminates the noise of a cycle shorter than the delay time of an inverter circuit.例文帳に追加

発生期間がクロック信号の周期とＤＦＦ回路の段数に対応する期間より短いノイズをデジタル・フィルタ２０が除去し、インバータ回路の遅延時間より周期の短いノイズをディレイ・フィルタ３０が除去する。 - 特許庁

At the time of completing the counting of a prescribed value in the internal clock signal CLK-INT, a counter 312 outputs an overflow signal OF to a reset synchronizing circuit 314, which generates an internal reset signal /RST-INT.例文帳に追加

カウンター３１２は内部クロック信号ＣＬＫ＿ＩＮＴの所定値のカウントを完了するとオーバーフロー信号ＯＦをリセット同期部３１４に出力することにより、リセット同期部３１４は内部リセット信号／ＲＳＴ＿ＩＮＴを発生させる。 - 特許庁

When receiving the information wirelessly transmitted from the transmitter 5 of the remote controller transmission section 100, a receiver 11 reads time information from a wave clock 8 and decrypts the received information (encrypted information) by using the information for a key.例文帳に追加

受信機１１がリモコン送信部１００の送信機５から無線送信された情報を受信すると、制御装置１０は電波時計８から時刻情報を読み出し、これをキーとして受信した情報（暗号情報）を解読する。 - 特許庁

Further, reserving person information from a reserving person (viewing place) candidate list 102 and time information from a clock 103 are provided to the program reservation information setting table 101, which manages program viewing of the shared apparatus.例文帳に追加

また予約者(視聴場所)候補リスト１０２から予約者情報が、時計１０３から時間情報が予約番組情報設定テーブル１０１に提供され、このテーブルが共有機器の番組視聴に関する管理を行う。 - 特許庁

To provide a pulse-modulation power amplifier capable of being simply configured with few circuits, capable of being integrated on a small area with low power consumption, and capable of performing output control and protection within a short time from a clock shut down.例文帳に追加

少ない回路でシンプルに構成することができ、小面積、低消費電力で、集積化可能であり、さらにクロック停止から短時間で出力制御、保護が可能なパルス変調型電力増幅器を提供する。 - 特許庁

To provide a system and method allowing a slave unit to avoid potential energy dissipation that might result from that the slave unit remains in a reception mode over a sufficient time period in consideration of the clock drift under the worst condition.例文帳に追加

最悪条件のクロックドリフトを考慮して十分な時間にわたって受信モードのままでいることによって生じる可能性がある潜在的なエネルギー散逸を、スレーブ装置が回避できるようになるシステムおよび方法を提供する。 - 特許庁

When gas is ignited, infrared rays emitted from a flame are detected by an optical sensor or heat generated from the flame is detected by a temperature sensor to start a clock, and an alarm is given with sounds and light in response to the passage of a set time.例文帳に追加

ガスが燃焼したとき、炎から発生する赤外線を光センサーで、または炎から発生する熱を温度センサーで検出し、時計をスタートさせ、設定した時間が経過すると、音と光で警報を発します。 - 特許庁

When the total amount of the both cycle periods satisfies the number of execution cycles of the data processing to be guaranteed and has a margin in the constraint limit of the allowed processing time, the clock signal frequency of the data processing parts is lowered.例文帳に追加

双方のサイクル期間の合計が、前記保証すべきデータ処理の実行サイクル数を満足し且つ許容される処理時間の制約限界に対して余裕があるとき当該データ処理部のクロック信号周波数を低くする。 - 特許庁

When the start signal start1 and clock signals ck1 and ck2 are supplied, the initial stabilization operation time after the supply power is fed, potentials Va and Vb of nodes A and B of the shift circuit 51 becomes stable; and malfunctions are avoided.例文帳に追加

電源電力が投入されてから、初期安定用動作時間経過後にスタート信号start1及びクロック信号ｃｋ１，ｃｋ２が供給されれば、シフト回路５１のノードＡ，Ｂの電位Ｖａ，Ｖｂが安定し、誤動作は回避される。 - 特許庁

To provide a technology capable of accurately achieving time synchronism between a master and a slave, without using a boundary clock, even in such a network that reciprocative transmission routes partially include asymmetric routes.例文帳に追加

本発明の目的は、往復の伝送経路が非対称な経路が一部に含まれているようなネットワークでも、バウンダリークロックを用いることなく、マスタとスレーブとの間の時刻同期を正確に実現できる技術を提供すること - 特許庁

To eliminate misrecognition when a data signal synchronized with a high-speed clock is processed at the time of the input of the data signal.例文帳に追加

本発明は、高速クロックに同期したデータ信号が入力される半導体集積回路装置において、そのデータ信号を処理する際に誤認識が生じることの無い半導体集積回路装置を提供することを目的とする。 - 特許庁

Since a voltage controlled oscillation circuit (VCO) is not required, the oscillation stabilization waiting time of a reference quick oscillation circuit is made unnecessary, and the start/stop of oscillation operation of each clock multiplication circuit can be linearly controlled by an oscillation control signal.例文帳に追加

また、電圧制御発振回路（ＶＣＯ）を必要としないため基準高速発振回路の発振安定待ち時間が不必要であり、クロック逓倍回路の発振動作開始・停止が発振制御信号によりリニアに制御できる。 - 特許庁

A charge pump 15 compares the average time of Hi interval between data L-DATA, latched by a latch clock L-CLK having the same frequency and the receiving data R-DATA, and delivers the comparison results to the data-adjusting buffer 14.例文帳に追加

チャージポンプ１５は、周波数が同一のラッチクロックＬ−ＣＬＫによってラッチされたラッチデータＬ−ＤＡＴＡと、受信データＲ−ＤＡＴＡとのＨｉ期間の平均時間を比較し、その結果をデータ調整バッファ１４に与える。 - 特許庁

To operate a control means at a low speed at a usual time to suppress power consumption in a living body implantable medical device and to operate the control means at a clock rate optimum to a processing routine when the control means requires high speed processing.例文帳に追加

生体植え込み可能医療装置において、制御手段を通常時は低速のレートで稼働させ消費電力を抑え、制御手段が高速処理を必要とする時は、該処理ルーチンに最適なクロックレートで動作させる。 - 特許庁

To provide a timing control apparatus for a dual mode or multimode wireless communication apparatus, which prevents duplicate reception operations between wireless communication systems without the need for time conversion between the wireless communication systems whose system clock frequencies differ from each other.例文帳に追加

システムクロック周波数が異なる無線通信システム間の時刻変換を行うことなく、無線通信システム間における受信動作の重複を防止できる、デュアルモード乃至マルチモード無線通信装置のタイミング制御装置を提供する。 - 特許庁

To generate, within a short lock time, various kinds of audio clock signals for reproducing transported audio signals without expanding circuit scale in an audio processing apparatus for reproducing audio data transported via an interface.例文帳に追加

インターフェースを介して伝送された音声データを再生する音声処理装置において、回路規模を増大させずに、伝送された音声信号を再生するための種々のオーディオクロック信号を、短いロック時間で生成できるようにする。 - 特許庁

To provide a melody generating device which does not generate unclear or non-reproduced sound even when a speaker and an outer case are changed after having defined sound data but can play a melody in the optimum interval and to provide a time-signal clock using the same.例文帳に追加

一度音響データを決めてしまった後で、スピーカや外装を変えた場合でも、音の濁りや不再生音が発生せず、最適な音程でメロディの演奏が可能なメロディ発生装置およびそれを用いた報時時計を提供する。 - 特許庁

To prevent a clock frequency of the total system including a circuit for obtaining roots of quadratic polynomial on finite body from being delayed corresponding to the operational delay of the circuit by shortening an apparent operational delay time.例文帳に追加

有限体上の二次多項式求根回路において、見掛け上の動作遅延時間を短くすることにより、該回路を含むシステム全体のクロック周波数が求根回路の動作遅延時間に従って遅延されるのを防ぐ。 - 特許庁

Since the points A, C are selected with a margin to absorb phase jitter in a clock or the like with respect to the write address respectively, that is, to provide a hysteresis, the slip takes place only once and production of a long time slip is prevented.例文帳に追加

Ａ点およびＣ点はそれぞれ書込位置に対しクロックの位相ジッタなどを吸収できる分、即ちヒステリヒスを与えるために離して設定されているので、スリップは１回限りで長時間スリップの発生が防止できる。 - 特許庁

S2 is corrected by S9 at the rise that corresponds to the difference between S7 and S2 at a rise from a point of time of 1/2 period of the sampling clock to a fall of S5 to be S3 for generation of pulse width of a fall of the next S4.例文帳に追加

サンプリングクロックの1/2周期の時点からＳ５の立下りまでの立下り時のＳ７とＳ２との差分に応じた立下り時のＳ９により、Ｓ２を補正して、次回のＳ４の立下りパルス幅の生成用のＳ３とする。 - 特許庁

The circuit (7) is constituted so as to measure the scanning time by counting a specified reference clock from detecting the light beam by the 1st photodetector (DEPT1) until detecting it by the 2nd photodetector (DEPT2).例文帳に追加

また、書込みクロック生成回路（７）は、光ビームを第１の光検出器（DEPT1）が検出してから第２の光検出器（DEPT2 ）が検出するまで所定の基準クロックをカウントすることにより前記走査時間を測定する構成にした。 - 特許庁

The feedback circuit is coupled to respond to the feedback signal to control the clock signal generator to adjust a duty cycle of the feedback portion of the off time of the power switch as a proportion of a total power switch switching cycle period.例文帳に追加

帰還回路は、帰還信号に応答して、全電力スイッチのスイッチング・サイクル周期の一部として電力スイッチのオフ時間の帰還部分のデューティ・サイクルを調節するために、クロック信号発生器を制御するように結合されている。 - 特許庁

The delay control circuit 5 changes a clock stop signal STP to an H level when a dormant state rush signal SL is changed to an H level, and changes the control signal IS to an L level after the lapse of the tc time.例文帳に追加

遅延制御回路５は休止状態突入信号ＳＬがＨレベルに変化したときにクロック停止信号ＳＴＰをＨレベルに変化させ、そのｔｃ時間経過後に制御信号ＩＳをＬレベルに変化させる。 - 特許庁

Thus, it is possible to extend a permitted delay time when the operating signal reaches the synchronization circuits 11-1 to 11-6 and to relax the timing constraints of the operating signal even when the high speed operating clock is in use.例文帳に追加

これにより、動作信号が複数の同期回路１１−１〜１１−６に到達する際に許容される遅延時間を長くすることができ、高速な動作クロックを使用しても動作信号のタイミング制約を緩和できるようになる。 - 特許庁

To solve such problems that a response time from a clock pulse edge up to a shift pulse output is lengthened when a circuit configuration using a D-FF is employed for every transfer stage, and not only the circuit scale but also the power consumption increase as much.例文帳に追加

各転送段ごとにＤ-ＦＦを用いた回路構成を採ると、クロックのパルスエッジからシフトパルスの出力までの応答時間が長くなり、またその分だけ回路規模が増大するとともに消費電力も増加する。 - 特許庁

When its communication with a base station which is set to be portable is ensured to be a state capable of communicating by radio with a first base station 12 in a first time zone 28, an internal clock is set to the CLT of the base station.例文帳に追加

他の第一のタイムゾーン２８における他の第一基地局１２と無線にて通信状態となるために携帯可能に設定する基地局との通信が確保されたときに内部クロックを上記基地局のＣＬＴに合わせる。 - 特許庁

A ticket machine M_+1 notifies a central data machine 10, which is a host machine, of an issuance of a train ticket for children when the train ticket is issued from the ticket machine M_+1 under a predetermined condition such as a clock-time band.例文帳に追加

時間帯など所定の要件の元、小児普通乗車券が券売機Ｍ_＋１から発券されたとき、券売機Ｍ_＋１は上位装置であるデータ集計機１０に小児普通乗車券の発券通知を行う。 - 特許庁

When any access to the memories 33 and 34 is not performed in a fixed time or more, the supply control circuits 37 and 38 for the memories interrupt the supply of the power source PW and the clock signal CLK to the memories 33 and 34 while leaving one part.例文帳に追加

このメモリ用供給制御回路３７、３８は、メモリ３３、３４に対するアクセスが一定時間以上ない場合には、メモリ３３、３４の電源ＰＷとクロック信号ＣＬＫの供給を一部を残して遮断する。 - 特許庁

This air compressor having a clock function and an RFID reader/writer 2 detects the office-going hour and the office-leaving hour, and writes hour information in an RFID tag equipped in a time card owned by a worker by the RFID reader/writer 2.例文帳に追加

空気圧縮機１は、時計機能とＲＦＩＤリーダ／ライタ２を備え、出勤時刻や退勤時刻等を検出し、作業者が所持するタイムカード３に備えたＲＦＩＤタグ４にＲＦＩＤリーダ／ライタ２で時刻情報を書き込む。 - 特許庁

To enable control, even when a difference occurs in the delay quantity between circuits, on the side of clock and on the side of data because of element characteristic dispersion at the time of production and it deviates from a stable operating phase range.例文帳に追加

製造時の素子特性バラツキによりクロック側の回路とデータ側の回路の遅延量に差が生じて安定動作位相範囲から外れた場合でも調整を行うことができる２：１多重回路を提供すること。 - 特許庁

To provide a globe which can be selectively used in a manner of freely rotating for use in learning or the like, rotating at high speed to be used as a display, or functioning as a clock for displaying exact time.例文帳に追加

自由に回転が可能であって学習用などの使用態様と、ディスプレイ用として高速回転をさせる使用態様と、正確な時刻を表現するための時計機能の使用態様を使い分けることができる地球儀を実現する。 - 特許庁

During clock time adjustment, as a reset-lever 3 moves over the planar bottom board 1 in cooperative manner with a winding stem 8, a third wheel guide holding section 3a of the reset-lever 3 moves over planar plane, and thus mesh of a third pinion 4b and a second gear 5a is disengaged.例文帳に追加

時刻修正時に、リセットレバー３は巻真８と連動して地板１上を平面移動し、従ってリセットレバー３の三番車案内保持部３ａが平面移動し、三番カナ４ｂと二番歯車５ａの噛合いが外れる。 - 特許庁

To provide a trick-action type clock with high safety and maintenance property, capable of stopping trick operation in an abnormal time such as strong wind, and immediately urging inspection in a case that abnormality is caused in the trick operation by failure of a motor or the like.例文帳に追加

強風などの異常時にからくり動作を中止し、且つモータ等の故障によりからくり動作に異常が生じた場合に直ちに点検を促すことができる安全性かつ保守性の高いからくり時計を提供する。 - 特許庁

Twelve tactual-perception projections 14a-l which are arranged on positions of one to twelve o'clock of the watch, are vibrated selectively, and "positional information" and "vibration information" of the twelve tactual-perception projections 14a-l are combined, thereby making a clock time tactile.例文帳に追加

時計の１時〜１２時の位置に配設された１２個の触知突部１４ａ〜ｌを選択的に加振させることとし、それら１２個の触知突部１４ａ〜ｌの「位置情報」と「振動情報」との組み合わせによって、時刻を触知可能とした。 - 特許庁

A digital filter circuit 1 includes a sampling circuit 11, an EXOR circuit 12, a clock gating circuit 18, a reset control circuit 13, a counter circuit 14, a filter time setting circuit 17, a comparison circuit 15, a decoder circuit 16, and a flip-flop 24.例文帳に追加

デジタルフィルタ回路１は、サンプリング回路１１、ＥＸＯＲ回路１２、クロックゲーティング回路１８、リセット制御回路１３、カウンタ回路１４、フィルタ時間設定回路１７、比較回路１５、デコーダ回路１６、及びフリップフロップ２４が設けられる。 - 特許庁

To inexpensively and surely receive data without providing a real time clock for measuring reception timing, etc. on a receiver side when a transmission interval of a radio signal is lengthened to save power on a transmitter side in a tire air pressure monitoring device.例文帳に追加

タイヤ空気圧監視装置において、送信機側の節電のために無線信号の送信間隔を長くしたとき、受信機側に受信タイミングを計るリアルタイムクロック等を設けることなく、安価かつ確実なデータ受信を可能とする。 - 特許庁