「Time Clock」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

A mobile phone adjusts an fs set point of PCM data to be reproduced and synchronizes with a broadcasting station by eliminating deviation in time between voice reproduction of the mobile phone set and a reference clock of the broadcasting station.例文帳に追加

携帯電話機において、再生するＰＣＭデータのｆｓ設定値を調整して、携帯電話機の音声再生と放送局の基準クロックとの時間のズレを無くすことで放送局との同期を取る。 - 特許庁

The clock functional part 9 comprises: a signal processing part 4 for converting the digital signal into the output signal corresponding to the time information; and a hand driving part 8 for driving the long hand 5A and the short hand 5B based on the output signal.例文帳に追加

時計機能部９は、デジタル信号を時刻情報に応じた出力信号に変換処理する信号処理部４と、出力信号に基づいて長針５Ａ、短針５Ｂを駆動する針駆動部８とを有する。 - 特許庁

To provide a digital broadcasting receiver or the like that achieves synchronization between the time information and reference clock of a base station and those of a receiver without using a voltage-control crystal oscillator (VCXO) of a variable frequency.例文帳に追加

本発明は、可変周波数の水晶発器（ＶＣＸＯ）を用いること無く、基地局と受信装置間の時間情報および基準クロックの同期を実現することができる、デジタル放送受信装置等を提供する。 - 特許庁

In order to monitor a reset request signal by the hardware to a reset generation circuit 2, a non-volatile memory 11, a memory writing circuit 12, and a real time clock 13 which generates data to be written in the non-volatile memory 11 are provided.例文帳に追加

リセット生成回路２へのハードウェアによるリセット要求信号を監視するため、不揮発性メモリ１１とメモリ書込み回路１２、不揮発性メモリ１１に書き込むデータを生成するリアルタイムクロック１３を設ける。 - 特許庁

Thus, even if such local power source fluctuation occurs, the voltage between the gate and source of the transistor Mn3 is kept to be nearly constant to reduce the variation of the operation delay time of the clock buffer.例文帳に追加

これにより、そのような局部的な電源変動を生じても、電流源ＭＯＳトランジスタ（Ｍｎ３）のゲート・ソース間電圧は略一定に保たれ、クロックバッファの動作遅延時間のばらつきが小さくされる。 - 特許庁

When the count value is set up, the counter 14 starts the counting operation of clock signals from a ring oscillation circuit 11, and every time that the count value coincides with the set value, outputs a signal indicating the coincidence.例文帳に追加

出力信号生成用カウンタ１４は、その設定がされると、リング発振回路１１からのクロック信号の計数動作を開始し、その計数値が設定値に一致するたびに、その旨の信号を出力する。 - 特許庁

The present invention relates to an information retrieval system including a mobile phone, an information retrieval server and a communication network, wherein the mobile phone comprises a GPS function for acquiring its present location and a clock function for acquiring the present time.例文帳に追加

携帯電話と、情報検索サーバと、通信網とを含む情報検索システムであり、携帯電話はその現在位置を取得するＧＰＳ機能と、現在時刻を取得する時計機能を備えている。 - 特許庁

To provide a timing correcting circuit and a receiver capable of obtaining a sampling clock signal and a symbol signal whose phase error is small in a short time, and improving the demodulating performance of a receiver.例文帳に追加

位相誤差の小さいサンプリングクロック信号及びシンボルクロック信号を短時間で得ることができ、受信装置の復調性能を改善することが可能なタイミング調整回路及び受信装置を提供する。 - 特許庁

To increase a clock speed and a sampling speed and contribute to a reduced power consumption amount by shortening the critical path of an overall equalizer including algorithm and blocks with a minimum delay time.例文帳に追加

最小限の遅延時間によって、アルゴリズム・ブロックを含むイコライザ全体のクリティカルパスの短縮化を図り、クロック速度及びサンプリング速度の飛躍的な高速化を実現するとともに、電力消費量の低減にも寄与する。 - 特許庁

To provide a clock synchronization circuit that reduces power consumption and cost by reducing the number of elements related to an external trigger signal and reducing time delay from the arrival of the external trigger signal to the rising of an output.例文帳に追加

外部トリガ信号に関連する素子数を低減し、外部トリガ信号の到来時から出力の立ち上げまでの時間遅れを低減し、且つ消費電力・コストを減少させるクロック同期回路を提供すること。 - 特許庁

When the access to the memory from the processor whose priority is at the highest order or the next highest order is finished, the signal DSP_CK_HALTn becomes "1" to make the AND circuit 73 opened after a fixed time, and the clock pulse DSP_CK is outputted again.例文帳に追加

優先順位が最上位または次位のプロセッサからメモリへアクセスが終了すると、信号ＤＳＰ＿ＣＫ＿ＨＡＬＴｎが“１”となり、一定時間後アンド回路７３が開状態となり、クロックパルスＤＳＰ＿ＣＫが再び出力される。 - 特許庁

To provide a receiving device or the like, capable of synchronously carrying out data processing with a clock signal at a transmitter side without the need for a PLL circuit, attaining reduction in the development time, and realizing size reduction, low power consumption and cost reduction.例文帳に追加

ＰＬＬ回路なしで、送信側のクロック信号に同期したデータ処理を行うことができ、開発時間の短縮、小型化、低消費電力化およびコストダウンを図ることができる受信装置等を提供する。 - 特許庁

To provide a laser distance measuring apparatus by which a distance can be measured with high accuracy by a method wherein the time up to the detection of reflected waves from the emission of a pulse-shaped laser beam to an object is measured by using a comparatively low cycle clock.例文帳に追加

対象物へのパルス状レーザ光の発射から反射波の検出までの時間測定を、比較的低周期のクロックを使用して高精度の距離測定を可能にするレーザ測距装置を提供すること。 - 特許庁

To prevent reduction in processing performance even if the operation clock frequency of a macro circuit is lowered and to input the latest data into the macro circuit even if a plurality of writing requests are generated in a short time in an apparatus built-in type microcomputer having a CPU and the macro circuit connected together via an asynchronous bus.例文帳に追加

非同期バスで接続されたＣＰＵとマクロ回路を有する機器組込用マイクロコンピュータにおいて、マクロ回路の動作クロック周波数を低くしても処理性能が低下しないようにする。 - 特許庁

When a clock rate of the transmission unit is changed in accordance with a change of a data amount of image data to be transmitted, the control unit adjusts brightness of the image light generation unit so that visibility of a virtual image is reduced for a predetermined period of time.例文帳に追加

制御部は、送信する画像データのデータ量の変化に伴って送信部のクロックレートを変化させる場合に、所定の間、虚像の視認性を低下させるように、画像光生成部の輝度を調整する。 - 特許庁

For example, when receiving health data sent from scales 80, the management device acquires time information from a radio clock receiving section 82 and stores the received health data and received times corresponding to each other in a flash memory 74.例文帳に追加

そして、例えば体重計８０から送信される健康データを受信すると、電波時計受信部８２から時刻情報を取得し、受信した健康データと受信時刻とを対応付けてフラッシュメモリ７４に保存する。 - 特許庁

A CPU 5 exerts control in such a manner that a preheat temperature of a fixing heater 7 is altered by a preheat temperature control means 6 by referring to setting information stored in a memory 3 and a time of a day indicated by a clock 4.例文帳に追加

ＣＰＵ５は、メモリ３に記憶された設定情報と時計４の時間を参照して、余熱温度制御手段６により定着ヒータ７の余熱温度を変更する制御を行うことができる。 - 特許庁

A master unit 1 includes a clock section 17 which can set the date and time, and a section 13 for setting a class of a telephone line to be connected by automatic identification or operation at an operation display section 12.例文帳に追加

親機１は、日時設定可能な時計部１７を備え、また、自動識別又は操作・表示部１２の操作により、接続する電話回線の種別を設定する回線種別設定部１３を備えている。 - 特許庁

A controller 100 stops intentionally the operation of a clock source 130 for a prescribed time to start the resynchronization and puts a preamble code word into a transmission data stream 116.例文帳に追加

高電圧インタフェースを通過する１つ以上のシリアル入出力制御ワード（複数のワード）およびデータを含む同期データ・プロトコルを提供し、フレーム同期信号（および対応するＡＣ結合コンデンサ）を不要とする。 - 特許庁

A measurement processing part 6 receives a measurement condition from a control part 5, and measures the time of a signal block matched with the measurement condition by using a clock 17 and a timer counter 18 from a timer processing part 10.例文帳に追加

測定処理部６は、制御部５からの測定条件を受領し、その測定条件に合致した信号区間の時間を、時計１７およびタイマ処理部１０からのタイマ・カウンタ１８を使用して計測する。 - 特許庁

A beacon transmission device 202 is configured to transmit a plurality of beacons 204 during a time interval decided according to potential clock drift between the beacon transmission device and a beacon reception device 203.例文帳に追加

ビーコン送信装置２０２は、ビーコン送信装置とビーコン受信装置２０３との間の潜在的なクロックドリフトに従って決定された時間間隔の間に複数のビーコン２０４を伝送するように構成される。 - 特許庁

Thereby, if a delay time of the RO1 and the RO2 varies based on normal distribution of standard deviation σ respectively, for example, variations in clock signals obtained from OSC_O can be set to σ/√2.例文帳に追加

これによって、例えばＲＯ１，ＲＯ２の遅延時間がそれぞれ標準偏差σの正規分布に基づいてばらつく場合に、ＯＳＣ＿Ｏから得られるクロック信号のばらつきをσ／√２とすることが可能となる。 - 特許庁

An adjustment value extract section 4 reads a white balance adjustment value corresponding to the four parameters on the basis of area and weather data set and received in advance and data and time data outputted from a clock section 8.例文帳に追加

調節値抽出部４は、予め設定入力された地域及び天候のデータと、時計部８から出力される日時データに基づいて、４つのパラメータに該当するホワイトバランス調節値を読み出す。 - 特許庁

This time informing device is an alarm clock and is provided with a control part 3, a first memory 4, a second memory 7, a combination part 8, a timer 9, a loud speaker 10 and a third memory 5.例文帳に追加

本時刻告知装置は、目覚まし時計であって、制御部３と、第１の記憶装置４と、第２の記憶装置７と、組み合わせ部８と、タイマー９と、拡声器１０と、第３の記憶装置５とを備えている。 - 特許庁

Since the latch circuit switches a current, glitch is completely eliminated from the signal to the current switch section by taking a delay time of the row decoder and the column decoder and a clock timing into account and the S/N is improved.例文帳に追加

ラッチ回路により電流をスイッチさせるようにしたので，ロウデコーダ，カラムデコーダの遅延時間と，クロックのタイミングを考慮することにより，電流スイッチ部への信号からグリッチを完全に除去でき，ＳＮ比を改善できる。 - 特許庁

Moreover, a calculation unit 17 calculates an approximate moving area of the digital camera 10 in an arbitrary period based on the position information acquired by the position information acquiring unit 15 and the time information acquired by the clock unit 20.例文帳に追加

また、前記位置情報取得部１５で取得された位置情報と、時計部２０で取得された時間情報に基づいて、任意の期間に於けるデジタルカメラ１０の略移動エリアを算出部１７で算出する。 - 特許庁

A plurality of the communication modules 1-3 are provided with clock parts 4-6 to supply electric power for a communication processing part 9 at a predetermined time to shift the signal processing part 9 to a communicable state.例文帳に追加

複数の通信モジュール１、２、３に計時部４、５、６を設けて、予め定められた時刻となると通信処理部９に電力を供給して通信処理部９を通信可能な状態に遷移させる。 - 特許庁

A finisher controlled with the motor drive control method variably controls the time of a clock signal 8, input into a motor driver IC 5, for controlling the switching of each of a plurality of steps divided by microstep control.例文帳に追加

モータ駆動制御方法により制御されるフィニッシャーでは、モータドライバＩＣ５に入力する、マイクロステップ制御において複数に分割された各ステップの切り替えを制御するクロック信号８の時間を可変制御する。 - 特許庁

In order to relate the image and the physiological data with each other by using offset data which has been induced by using the dispersion network clock synchronization protocol and, e.g., time stamp data, a coronary blood vessel analysis system is adopted.例文帳に追加

分散ネットワーククロック同期プロトコルを用いて導き出されたオフセット・データ、並びに、例えばタイムスタンプ・データを用いて画像を生理学的データと相互に関連付けるために冠状血管解析システムが採用される。 - 特許庁

A multiplexer 108 uses the pixel division count value from a pixel division counter 110 and the clock signal VCK multiplied by the multiplier 109 to apply time division multiplex processing to the R, G, B signals from the arithmetic section 107.例文帳に追加

マルチプレクサ１０８は、画素分割カウンタ１１０からの画素分割カウント値、および、逓倍器１０９により逓倍されたクロック信号ＶＣＫを用いて、演算部１０７からのＲ、Ｇ、Ｂ信号を時分割多重する。 - 特許庁

To provide an external signal detection circuit and a real time clock capable of precisely adjusting detection timing of external signals and connection timing of a resistor, with lower power consumption and less load on CPU.例文帳に追加

低消費電力化を図るとともに、ＣＰＵの負荷を軽減し、外部信号の検出タイミングと抵抗の接続タイミングを高精度に調整可能な外部信号検出回路およびリアルタイムクロックを提供する。 - 特許庁

To provide a telecommunication apparatus capable of performing more exact time synchronization of a clock means in each telecommunication apparatus in the telecommunication apparatus constituting a telecommunication system which performs a transmission in a plurality of telecommunication devices.例文帳に追加

複数の通信装置が通信を行う通信システムを構成する通信装置において、各通信装置における時計手段の時刻の同期をより的確に行うことを可能とする通信装置を提供する。 - 特許庁

An underwater cruising vessel 1 is equipped with a pinger 10 for emitting into the water an acoustic signal including information expressing the transmission time, in which the clock is set correct before the underwater cruising vessel 1 submerges.例文帳に追加

水中航走体１には、その水中航走体１の水中航走に先立って時計合わせが行われ、送信時刻を表わす情報を含む音響信号を水中に発するピンガー１０を装備する。 - 特許庁

Specifying a write recovery time as a function of clock that can be specified dynamically makes it possible to use the clocked memory device at its highest performing capability over a wide range of operating frequency.例文帳に追加

動的に設定することができるクロックの関数として書込み回復時間を指定することにより、広い範囲の動作周波数にわたってクロック式メモリ・デバイスをその最高のパフォーマンス能力で使用することができる。 - 特許庁

Maximum restriction and linear restriction regarding timing can be handled at the same time by MPL(maximum plus linear) algorithm and the reliability of error diagnosis, signal tracking, and clock skew processing is improved.例文帳に追加

ＭＰＬ（最大値プラス線形）アルゴリズムにより、タイミングに関する最大値制約および線形制約を同時に扱うことが可能となり、エラー診断、信号トラッキングおよびクロックスキューの処理の信頼性が向上する。 - 特許庁

When synchronized with this time clock, a current reference value of a deflection electromagnet is output from the pattern memory 3 for defection electromagnet current to a deflection electromagnet current generator 6 and a coil current flows to the deflection electromagnet 10.例文帳に追加

このタイムクロックに同期し、偏向電磁石電流用パターンメモリ３から偏向電磁石の電流基準値が偏向電磁石電流発生装置６に出力され、偏向電磁石１０にコイル電流が流れる。 - 特許庁

To improve display quality by eliminating the overlap of a load signal giving a scan period starting timing and a dot clock signal and also to prevent the radiation of noise by enlarging the time constant of an EMI(electromagnetic impediment) filter and also to prevent malfunctions.例文帳に追加

走査期間開始タイミングを与えるロード信号とドットクロック信号との重なりを防止して表示品位を改善し、またＥＭＩフィルタの時定数を大きくしてノイズの輻射を抑制すると共に誤動作を防ぐ。 - 特許庁

The signal S20 is given together with the signal S40 to a NAND 50, and accordingly a signal S50 of the NAND 50 is fixed to "L" during the delay time by the integration circuits from the rise of the clock signal CLK.例文帳に追加

信号Ｓ２０は信号Ｓ４０と共にＮＡＮＤ５０に与えられるので、このＮＡＮＤ５０の信号Ｓ５０は、クロック信号ＣＬＫの立ち上がり時点から積分回路による遅延時間の間、“Ｌ”に固定される。 - 特許庁

To provide a data interface device for SDRAM access using a clock to be used for an SDRAM and a selective data capture system in order to improve the operating speed of an SDRAM interface and to match data at the time of inputting/outputting SDRAM data.例文帳に追加

SDRAMインタフェースの動作速度の向上とSDRAMデータ入出力の時のデータを整合させるようにSDRAMに使用されるクロックと選択的データキャプチャ方式を利用するSDRAMアクセスのためのデータインタフェース装置を提供する。 - 特許庁

To provide an output signal OT which is accurately delayed by one period T, with respect to clock signal CK and the output signal of a uniform delay time T/n by (n) pieces of respective delay cells that are used in a variable delay circuit 70.例文帳に追加

クロック信号ＣＫに対し、１周期Ｔだけ正確に遅れた出力信号ＯＴ、及び、可変遅延回路７０に用いたｎ個の各遅延セルにて均等な遅延時間Ｔ／ｎの出力信号を得る。 - 特許庁

A mask circuit 2 receives the sleep signal SLP and masks a clock A1 for operating a full-time operative internal circuit 3 in synchronization and will release the mask, only when a counting value for the counter circuit 1 reaches the designated value.例文帳に追加

マスク回路２は、スリープ信号ＳＬＰを受けて、常時動作内部回路３が同期して動作するためのクロックＡ１をマスクし、カウンタ回路１のカウント値が所定の値になったときのみ、マスクを解除する。 - 特許庁

The switching time point of the source signal SE from '0' to '1' is delayed by a delay means 12, and after the lapse of several clock pulses from rise of the signals ST1 and ST2 to '1', a select signal SL rises from '0' to '1'.例文帳に追加

原信号ＳＥの“０”から“１”への切り替え時点が、遅延手段１２で遅延され、信号ＳＴ１，ＳＴ２の“１”への立ち上がりから数クロックパルス経過後に、選択信号ＳＬが“０”から“１”に立ち上がる。 - 特許庁

The part 12 establishes multiplex separation and bulk communication only with the normal lines according to the effective line information and also reduces the transmission speed of the frequency of a clock for transmission and reception according to the speed information at the same time.例文帳に追加

バルク制御部１２は有効回線情報に従い正常回線のみで多重分離およびバルク通信の確立し、また同時に速度情報に従い送受信用クロックの周波数の伝送速度を下げる。 - 特許庁

To provide a cellular phone terminal and its control method capable of setting optionally an interval of snooze notification at the execution time of an information means such as an alarm clock, and improving convenience of the information means.例文帳に追加

目覚まし時計手段などの報知手段の実行時にスヌーズ通知の間隔を任意に設定可能とし、報知手段の利便性を向上させることができる携帯電話端末及びその制御方法の提供。 - 特許庁

The counter circuit for counting a clock signal outputted from an oscillator and counting time has a fuse 13 for bypassing all of a plurality of stages of flip-flops 11-1 to 11-n configuring the counter circuit.例文帳に追加

、発振器の出力するクロック信号をカウントして計時を行うカウンタ回路において、前記カウンタ回路を構成する複数段のフリップフロップ１１−１〜１１−ｎの全部をバイパスするヒューズ１３を有する。 - 特許庁