「Time Clock」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

A PCR (program clock reference) extracting section extracts a PCR contained in a TS packet (S10), an error calculating section calculates an error between the extracted PCR and an LPCR counted in a device reference time generating section (S12), and the LPCR is calibrated so that it becomes equal to the PCR upon completion of the error calculation (S14).例文帳に追加

ＰＣＲ抽出部がＴＳパケットに含まれるＰＣＲを抽出し（Ｓ１０）、誤差算出部は、抽出されたＰＣＲと装置基準時刻生成部でカウントされているＬＰＣＲの誤差を算出し（Ｓ１２）、誤差の算出が終了すると、ＬＰＣＲがＰＣＲに等しくなるように校正される（Ｓ１４）。 - 特許庁

For example, when timing of the clock and the data signal is adjusted in data transmission from the master unit 1 to the slave unit 2, the receiver side slave unit 2 is provided with e.g., a high impedance circuit 260 so as to avoid the data signal from being outputted to a memory for a prescribed time after the end of the timing adjustment.例文帳に追加

例えば、マスター装置１からスレーブ装置２へのデータ伝送において、クロックとデータ信号のタイミング調整を実施した場合、受信側のスレーブ装置２では、タイミング調整完了後の一定時間はメモリにデータ信号を出力しないようにするため、例えばハイインピーダンス回路２６０を備える。 - 特許庁

The physical quantity detecting device operates a clock signal and a data signal of the serial communication by a background job, sets a serial communication start flag indicating a start of the serial communication by an on-time task, checks the serial communication start flag by the background job, and does not reject an interrupt handling of a timer task even during the execution of the serial communication.例文帳に追加

シリアル通信のクロック信号及びデータ信号をバックグランドジョブで操作し、シリアル通信開始を示すシリアル通信開始フラグを定時タスクでセットし、シリアル通信開始フラグの検査をバックグランドジョブで行いタイマタスクの割込み処理をシリアル通信実行中でも拒否しないことを特徴とする。 - 特許庁

To manage information about alarm generation and the like, by associating with time information, related to equipment A1-A12 to be monitored even when the equipment A1-A12, provided in a monitored device 2 and to be monitored, have not a clock function, in a monitoring system in which a monitoring device 1 monitors the monitored device 2.例文帳に追加

監視装置１が被監視装置２を監視する監視システムで、被監視装置２に備えられる監視対象となる機器Ａ１〜Ａ１２が計時機能を有さない場合においても、当該監視対象となる機器Ａ１〜Ａ１２に関するアラーム発生などの情報を時間情報と対応させて管理する。 - 特許庁

The mobile terminal 100 is provided with: a position detection section 1 for measuring a present position; a communication section 2 for transmitting and receiving electronic mail; a clock section 3 for clocking a present time; an entry section 4 and a display section 5 whereby the possessor makes an operation; and a control section 6 for controlling the operation of the mobile terminal 100.例文帳に追加

携帯端末装置１００は、現在位置を計測する位置検出部１と、電子メールの送受信を行う通信部２と、現在時刻を計測する時計部３と、使用者が操作を行うための入力部４および表示部５と、携帯端末装置１００の動作を制御する制御部６とを備えている。 - 特許庁

A CPU 301 has a D/A converter 301a for converting a digital value (for example, 8 bit) to an analog value, etc., therein and changes the phase difference of the pixel clock signals CLK 1 and CLK 2 outputted from VCOs 303a and 303b by changing the value of the data to be set in the D/A converter 301a at the time of writing position regulation.例文帳に追加

ＣＰＵ３０１は、内部にデジタル値（例えば、８ビット）をアナログ値に変換するＤ／Ａ変換器３０１ａなどを備えており、書込位置調整時にはＤ／Ａ変換器３０１ａにセットするデータの値を変えて、ＶＣＯ３０３ａ，３０３ｂから出力される画素クロック信号ＣＬＫ１，ＣＬＫ２の位相差を変える。 - 特許庁

By analyzing RTL (S2), extracting High Fanout Net (S3), and inserting a buffer for clock tree performed at the time of layout into RTL for the Net (S4), room for improvement in layout is left when performing logical synthesis, and the optimum layout can be performed by taking cell arrangement and wiring region into account by layout tool.例文帳に追加

ＲＴＬを解析し（ｓ２）、High Fanout Netを抽出し（ｓ３）、そのNetに対し、レイアウト時に行うクロックツリーのためのバッファをＲＴＬ中へ挿入する（ｓ４）ことにより、論理合成時にレイアウトでの改善の余地が残り、レイアウトツールでセル配置、配線領域を考慮した最適なレイアウトを行うことができる。 - 特許庁

This device has a mode for recording and reproducing video and sound along the same physical format and a mode for recording and reproducing only sound and the device reduces the rotational speed of a disk and lowers a processing clock frequency and recording laser power and reproducing laser power at the time of the mode of only sound as compared with that in the mode of the video and the sound.例文帳に追加

物理フォーマットが同一で、映像および音声を記録・再生するモードと、音声のみを記録・再生するモードをもち、映像および音声のモード時に比して、音声のみのモードでは、ディスクの回転速度を低下させ、処理クロック周波数を下げ、記録レーザーパワーを下げ、再生レーザーパワーを下げる。 - 特許庁

When the digital television broadcast receiver is manufactured, the input value of the controlled voltage generator 12 when the frequency of the system clock signal generated by the VCXO 11 generates reaches 27 MHz as a set value is checked, and this input value is previously written to a nonvolatile memory and made freely readable as a set input value 17 at a proper time.例文帳に追加

ディジタルテレビ放送受信機の製造時では、ＶＣＸＯ11の生成するシステムクロック信号の周波数が設定値の２７ＭＨｚとなる時の制御電圧生成器12の入力値を調べ、この入力値を不揮発メモリにあらかじめ書き込み、かつ適時、設定入力値17として読出し自在としておく。 - 特許庁

When not used for a long time, such as midnight, a stand-by mode is shifted to a pause mode to turn off the power levels of the encoder unit 13, a memory unit 14, the decoder unit 15, and a clock generation unit 17, and the power levels of only a CPU unit 16 and a power supply unit 20 are set to a level 1.例文帳に追加

また、深夜などの長時間使用しないときには、スタンバイモードから休止モードに移行してエンコーダユニット１３、メモリユニット１４、デコーダユニット１５、クロック発生ユニット１７の電力レベルをオフにし、ＣＰＵユニット１６及び電源ユニット２０のみ電力レベルをレベル１にセットしておくようにしている。 - 特許庁

In the transmission of control data from the control unit and supervisory data from a sensor unit, a series of pulsed signals output as a control data signal in accordance with a value of the control data under control of a predetermined timing signal synchronized with a transmission clock are provided with first and second signal reception effective time widths.例文帳に追加

制御部からの制御データとセンサ部からの監視データの伝送において、伝送クロックに同期した所定のタイミング信号の制御下で制御データの値に応じて制御データ信号として出力される一連のパルス状信号に、第１および第２信号受信有効時間幅を設ける。 - 特許庁

When the BootRAM is synchronized with clock, the equalizing timer control circuit 42 changes an operation time for a second pre-charge operation different from that for a first pre-charge operation after receiving an address ADD, between completion of an initial first pre-charge operation and start of the next second pre-charge operation.例文帳に追加

イコライズタイマ制御回路４２は、クロックに同期して動作する同期動作をＢｏｏｔＲＡＭに対して行う際、アドレスＡＤＤを受け取った後、最初の第１プリチャージ動作の終了後から次の第２プリチャージ動作が開始されるまでの間に、第２プリチャージ動作を第１プリチャージ動作と異なる動作時間に切り替える。 - 特許庁

An SSC count value obtained by counting the number of spread spectrum clocks SSC_CLK for the fixed period is held in a counter buffer 51 and compared with various thresholds stored in a setting register 53 via a comparator circuit 55, and thereby a frequency level of the spread spectrum clock SSC_CLK at that time point is detected.例文帳に追加

その一定期間にスペクトラム拡散クロックＳＳＣ＿ＣＬＫを計数して得られたＳＳＣカウント値をカウンタバッファ５１に保持して、設定レジスタ５３に記憶された各種閾値と比較回路５５を介して比較することにより、その時点におけるスペクトラム拡散クロックＳＳＣ＿ＣＬＫの周波数レベルを検知することができる。 - 特許庁

The control device 30 calculates an evaluation value (accumulation value S) indicating a degree of deterioration of the battery MB on the basis of a temperature history of the battery MB or a drive history of the vehicle and controls the battery 42 so as to set a charging current IC applied to the battery MB on the basis of the charge completion clock time and the evaluation value.例文帳に追加

制御装置３０は、バッテリＭＢの温度履歴または車両の走行履歴に基づいてバッテリＭＢの劣化度を示す評価値（積算値Ｓ）を算出し、充電終了時刻および評価値に基づいてバッテリＭＢへの充電電流ＩＣを設定するように充電器４２を制御する。 - 特許庁

Each network node generates a difference between two finally decided times and a frequency of a user clock supply section is synchronized on the basis of the difference between the finally decided two times between the two final time values and the difference between the two recent times of the selected network node.例文帳に追加

各ネットワークノードは、決定された最後の２つの時刻値の間の差分を生成し、最後の２つの時刻値の間の差分決定された最後の2つの時刻値の間の差分と、選択されたネットワークノードの最近の2つの時刻値の間の差分との比較に基づき、ユーザクロック供給部の周波数を同期化させる。 - 特許庁

An optimizing procedure is executed by a calibration phase called by a user or the system at every time when an alteration such as addition or deletion of slave stations 11-2 to 11-N, change of data/clock lines, and some alteration possibly affecting electric characteristics and timing characteristics of the two-wire type communication system is introduced into the system.例文帳に追加

最適化手順は、スレーブ・ステーションの追加または削除、データ/クロックラインの変更、もしくは２線式通信システムの電気的特性およびタイミング特性に影響する可能性がある何らかの変更などの変更が、システムに導入されるたびに、ユーザまたはシステムによって呼び出される校正フェーズで実行される。 - 特許庁

When outside noise detected by means of an outside noise detecting section 607 coincides with one of the noise patterns registered in the section 606, a control section 604 sets a terminal 601 to a state where the terminal 601 is not able to originate and receive calls and simultaneously acquires a present time from a clock section 613.例文帳に追加

外部雑音検出部６０７により検出した外部雑音が、雑音パターン記憶部６０６に登録された雑音パターンのどれかと一致したときに、制御部６０４は、移動機端末６０１を発着信ができない状態に遷移させ、同時に時計部６１３から現在の時刻を取得する。 - 特許庁

As a result, time can be known by the electronic clock hand display section 8, and information can be displayed on both of the first and second liquid crystal display sections 9, 10, thus displaying more information as compared with displaying information only at the first liquid crystal displays section 9 and achieving multifunctional display.例文帳に追加

従って、指針表示部８で時刻を知ることができるほか、第１、第２液晶表示部９、１０の両方に情報を表示させて見ることができ、これにより第１液晶表示部９のみで情報を表示する場合に比べて、より多くの情報を表示することができると共に多機能表示ができる。 - 特許庁

The noise filter circuit disclosed herein in order to solve the task above is configured to add a flip-flop to a post-stage of the noise elimination circuit using a delay circuit and adopts a configuration such that the clock signal given to the flip-flop is delayed by a delay time different from that of the noise elimination circuit as a regular signal pulse which is used for the synchronization.例文帳に追加

前記課題を解決するために、本発明によるノイズフィルタ回路は、遅延回路を用いたノイズ除去回路の後段にフリップフロップを追加する構成とし、そのフリップフロップへ入力されるクロック信号をノイズ除去回路とは別時間遅延させた正規の信号パルスとし、これに同期させる構成とした。 - 特許庁

When a communication control circuit connecting a means for processing 1st protocol processing by a logical circuit, a means for processing 2nd protocol processing by a logical circuit, a circuit for controlling a storage device, and the storage device is realized, communication protocol processing can be executed in real time by an operation clock of a low speed about several times as high as a communication rate.例文帳に追加

第一のプロトコル処理を論理回路で処理する手段と第二のプロトコル処理を論理回路で処理する手段及び、記憶装置を制御する回路及び記憶装置を接続した通信制御回路を実現した場合、通信レートの数倍程度の低速な動作クロックでリアルタイムに処理できる。 - 特許庁

The physical random number generator 1 is provided with a control circuit 6 which sequentially holds the parallel random number in the registers 5 every time the parallel random number is generated, reads out the parallel random number from the registers 5 according to a readout clock signal to output, and shifts the parallel random number from another register 5 into a register 5 having completed reading, thereby updating the contents thereof sequentially.例文帳に追加

パラレル乱数が生成される度にレジスター５に順次パラレル乱数を保持し、かつ、読出しクロック信号に応じてレジスター５からパラレル乱数を読み出して出力するとともに、読み出しの終了したレジスター５に他のレジスター５からパラレル乱数をシフトさせて内容を逐次更新する制御回路６を備える。 - 特許庁

When there is the electronic circuit element, a first electronic circuit element having the same setup time as the electronic circuit element and operating in response to a signal which the identical phase with a clock signal to be input to the electronic circuit element is generated, and a new library including the hard macro core library and the first electronic circuit element is generated.例文帳に追加

前記電子回路素子がある時に、前記電子回路素子と同一なセットアップタイムを有し、電子回路素子に入力されるクロック信号と同一の位相を有する信号に応答して動作する第１電子回路素子が生成され、ハードマクロコアライブラリと第１電子回路素子を含む新しいライブラリが生成される。 - 特許庁

To provide an information providing system using emotional rhythm capable of providing information adapted to emotional rhythm of a person, changing delicately, and matching by utilizing the emotional rhythm as a biological clock of the person without providing the information of persons whose taste coincides simply irrespective of time axis.例文帳に追加

時間軸に関係なく単純に嗜好が合致するものの情報を提供するのではなく、人間の生物時計としての感情リズムを利用してその人の感情リズムに適応して微妙に変化してマッチする情報を提供することができる感情リズムを用いた情報提供システムの提供を目的とする。 - 特許庁

The bulletin board information is received through polling from an information source facsimile terminal 22 by using a clock section of the facsimile terminal 21 of this invention every time the acquisition period of bulletin board information registered in advance elapses, and original data of the received bulletin board information are registered to image information memory sections in cross-reference with a bulletin board number.例文帳に追加

遠隔地にある情報元ファクシミリ２２の掲示板をファクシミリ２１の時計部を用いて、予め登録された掲示板情報の獲得周期が経過する度に情報元ファクシミリ２２へポーリング受信を行い、受信した掲示板の原稿データを画情報メモリ部に掲示板番号に対応させて登録するようにする。 - 特許庁

Optical signals in N channels (N is an integer 2 or greater), each having a specified bit rate per channel, are demultiplexed in time division to ultrahigh speed optical signals having a bit rate f, which are then inputted to a timing extraction system to output a timing clock at a frequency f/k (k is a natural number) which is synchronized with the ultrahigh speed signal.例文帳に追加

タイミング抽出系は、各チャネルごとに所定のビットレートを有するNチャネル（Nは2以上の整数）の光信号を時分割多重分離してビットレートｆとなった超高速光信号を入力し、その超高速光信号に同期した周波数ｆ／ｋ（ｋは自然数）のタイミングクロックを出力する。 - 特許庁

The rewritable optical disk device is provided with a data discrimination part 6 including an adaptive operation circuit which uses a signal caused by unrewritable information for clock generation, which is so recorded in an emboss system that it may be detected at intervals of a certain time, to dynamically change a tap coefficient and a criterion for discrimination.例文帳に追加

書き換え可能な光ディスク装置であって、一定の時間間隔で検出されるようにエンボス方式で記録されたクロック発生用の書き換え不能情報に起因する信号を用いて動的にタップ係数や判定基準の変更を行う適応動作回路を含むデータ判定部６を有する。 - 特許庁

In an RTL (Register Transfer Level) logic circuit of a debug function part of an LSI, a dummy module 31 defined as a false path is inserted to designate the false path which does not require to adjust data delay time among paths between an FF (flip-flop) and an external output terminal 30 and between FFs having the same clock source.例文帳に追加

ＬＳＩのデバッグ機能部分のＲＴＬ論理回路において、ＦＦから外部出力端子３０とのパスや同一クロックソースを持つＦＦ間のパスのうち、データ遅延時間の調整が必要のないパスについて、フォルスパスを指定するために、フォルスパスであることを明示するダミーモジュール３１を挿入する。 - 特許庁

An 8 bit timer 11, a timer interrupting means 14 to impose an interruption to a program executed by a microcomputer for every time when the timer 11 counts 256 clock pulses, and a memorizing means 15 to memorize the number of interruptions by the interrupting means 14 in a RAM as data having 2 bites at its maximum are provided.例文帳に追加

８ビットのタイマ１１と、タイマ１１が２５６個のクロックパルスを計数する毎にマイクロコンピュータが実行するプログラムに割り込みをかけるタイマ割り込み手段１４と、割り込み手段１４による割り込みの回数を最大２バイトのデータとしてＲＡＭに記憶する割り込み回数記憶手段１５とを設ける。 - 特許庁

To enhance an operation delay time of a domino logic circuit by excluding an N channel transistor(TR) that has been required for a domino logic circuit represented as a carry chain for a Manchester carry adder in a conventional technology and is turned off when a clock signal is zero and used for avoiding destruction of a pre-charge state of a pre-charge node.例文帳に追加

従来の技術において、マンチェスタ桁上げ加算器の桁上げ連鎖部に代表されるドミノ論理回路において必要であった、クロック信号が０の期間にオフになりプリチャージノードのプリチャージ状態を破壊してしまわないためのＮチャンネルトランジスタを排除し、ドミノ論理回路の動作遅延時間を向上する。 - 特許庁

At this time, a pattern detecting section 23 detects whether the fluctuation pattern of the regenerative signal is a certain specific pattern (for example, a 3T pattern in the case of a DVD disk) and controls a selecting section 24 to restrain the phase error estimation value of low reliability from being utilized for the control of a PLL for clock extraction.例文帳に追加

このとき、パターン検出部２３は、再生信号の変動パターンがある特定パターン（例えばＤＶＤディスクであれば３Ｔパターン）であるか否かを検出し、信頼性の低い位相誤差推定値がクロック抽出用ＰＬＬの制御に利用されることがないように、選択部２４を制御する。 - 特許庁

This device has a means for performing first protocol processing in a logic circuit, a means for performing second protocol processing in a logic circuit and the communication control circuit, to which a circuit for storing a storage device and the storage device are connected, and processing can be performed in real time with the operating clock of low speed almost several times as high as a communication rate.例文帳に追加

第一のプロトコル処理を論理回路で処理する手段と第二のプロトコル処理を論理回路で処理する手段及び、記憶装置を制御する回路及び記憶装置を接続した通信制御回路を有し、通信レートの数倍程度の低速な動作クロックでリアルタイムに処理できる。 - 特許庁

A stable sampling clock without little performance deterioration is generated by producing a horizontal mask pulse from results obtained by measuring a horizontal synchronous periodical time of a certain particular scanning line which is not affected by an undesired serrated pulse, etc., extracting only a desired horizontal synchronous pulse and in addition, shortening a hold period of a PLL circuit to the utmost.例文帳に追加

不要な切り込みパルス等の影響を受けないある特定の走査線の水平同期周期時間を測定した結果から水平マスクパルスを作成し必要な水平同期パルスのみを抜取り、加えてＰＬＬ回路のホールド期間を極力短くすることより、安定的で性能劣化の少ないサンプリングクロックを発生する。 - 特許庁

As a number-of-interface deciding device 100, information obtaining units 112-118 for respectively obtaining data directional characteristic information J2, clock information J4 showing frequency of the system operation, verification mode information J6 per each verification item, and access information J8 related to the time when inputting/outputting the data are provided.例文帳に追加

インタフェース数決定装置１００ として、データ方向性情報Ｊ２、システム動作の周波数を示すクロック情報Ｊ４、検証項目ごとの検証モード情報Ｊ６、データの入出力が行なわれている時刻に関するアクセス情報Ｊ８をそれそれ取得する情報取得部１１２ 〜１１８ を設ける。 - 特許庁

The internal signal observation device has a data capture part, a signal selecting means, a preset counter, a counter overflow terminal and an output terminal, and outputs a number of pieces of internal information from a limited number of test terminals by capturing data with a sampling clock and outputting internal signals on a time-division basis.例文帳に追加

データキャプチャ部と信号選択手段とプリセットカウンタとカウンタオーバフロー端子と出力端子を有し、複数の内部信号をサンプリングクロックでデータキャプチャ後、時分割出力することにより限られた本数のテスト端子から多数の内部情報を出力することを特徴とした内部信号観測装置。 - 特許庁

A cogeneration system 1 is equipped with a cogeneration device unit 3, which consists of the cogeneration device 30, auxiliary equipment 73, 83, and a real-time clock 38 for controlling an operation of both 30 and 73, 83; the remote controller 10 which operates an action of the cogeneration unit 3 by remote controlling; and an adjusting part 22.例文帳に追加

コージェネレーションシステム１は、熱電併給装置３０と、補助機器７３、８３と、この両者３０、７３、８３の稼働を管理するリアルタイムクロック３８と、を有する熱電併給装置ユニット３と、熱電併給装置ユニット３の動作を遠隔操作する遠隔操作器１０と、調整部２２とを備える。 - 特許庁

The adjustment module 38 controls the clock frequency by a first frequency with a constant absolute value, when an error is greater than or equal to a threshold after a given period of time elapses or controls it by a second frequency whose absolute value is smaller than that of the first frequency when the error is less than the threshold.例文帳に追加

調節部３８は、所定の期間経過後、誤差がしきい値以上である場合に、絶対値を固定した第１の周波数によってクロック周波数を制御し、誤差がしきい値未満である場合に、第１の周波数の絶対値よりも絶対値の小さい第２の周波数によってクロック周波数を制御する。 - 特許庁

In the clock, where a plate member 300 is fixed to a frame 200 using screws 600, a sponge 700 is fitted between the frame and the plate member, the sponge covers a screwing site 211 of the screws, and at the same time thickness t2 after fitting, is smaller than thickness t1 before fitting by compression.例文帳に追加

ビス６００を用いてフレーム２００に板部材３００を固定してなる時計において、フレームと板部材との間にはスポンジ７００を装着し、スポンジは、ビスの螺入部位２１１を覆うとともに、装着後の厚さｔ_２が装着前の厚さｔ_１よりも小さく、圧縮された状態である構成の時計である。 - 特許庁

In order to attain a low on resistance by elevating the VGS (gate-source voltage) when the second charge transfer MOS transistor M2(N) is turned on, output voltage B(2VDD) is supplied through a second diode D2 as the power supply of a second clock driver CD2 for driving the pumping packet at the time of steady operation.例文帳に追加

第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を高くして、低いオン抵抗を得るために、当該ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源として、定常動作時において、出力電圧Ｂ（２ＶＤＤ）を第２のダイオードＤ２を通して供給する。 - 特許庁

To provide an electrical apparatus stopping the drive of a clock oscillator of a main control part in an electric power saving operation mode and of executing control instruction transmitting processing for transmitting a control instruction to an auxiliary control part by the main control part with respect to each passage of predetermined time in the electric power saving operation mode.例文帳に追加

省電力動作モード中に主制御部のクロック発振器の駆動を停止させることができ，且つ，省電力動作モード中における所定時間の経過ごとに主制御部が副制御部に制御指示を伝達するための制御指示伝達処理を実行することができる電気機器を提供すること。 - 特許庁

To provide an optical scanner in which the scanning speed and scanning range can be optionally set, which can be restored to a normal operation state in a short time even when noise is mixed, in which the resolution of a pixel clock can be improved without lowering the scanning speed and in which the reduction of cost is realized.例文帳に追加

走査速度および走査範囲を任意に設定することができ、ノイズが混入した場合でも短時間で正常な動作状態に復帰することができ、走査速度を低下させることなく画素クロックの分解能を向上させることができかつ低コスト化が可能な光走査装置を提供することである。 - 特許庁

To provide an electronic control unit(ECU) that allows its CPU for reducing the power consumption to transit to a halt mode where the clock is stopped when a switch is not activated over a prescribed time in order to reduce the power consumption monitors the switch operation even in the halt mode and allows the CPU to resume the usual operating mode when the switch is activated.例文帳に追加

消費電力を低減するためＥＣＵのＣＰＵは、スイッチが所定時間に亘って作動しないと、クロックを停止するホルトモードに移行して消費電力の低減を図り、ＥＣＵはホルトモードでもスイッチの作動を監視し、スイッチが作動するとＣＰＵが通常動作モードに復帰する。 - 特許庁

The exclusive logical sum of the output signals of the first FF circuit 114 and the second FF circuit 116 is operated by an exclusive logical sum circuit 117 so that when the cycle of the clock signal is shorter than the delay time of the signal delay means 115, the output signal of the exclusive logical sum circuit 117 can be inverted.例文帳に追加

第一ＦＦ回路１１４と第二ＦＦ回路１１６との出力信号を排他的論理和回路１１７が排他的論理和するので、クロック信号の周期が信号遅延手段１１５の遅延時間より短時間となると排他的論理和回路１１７の出力信号が反転する。 - 特許庁

Even in the case of carrying out the same series of data processing, power consumption states are prevented from being the same by thinning a clock signal A supplied to circuit resources 105 to 109 in accordance with an output signal B that changes with time so that the data processing can not be analyzed from power consumption.例文帳に追加

回路資源１０５〜１０９に供給するクロック信号Ａを経時的に変化する出力信号Ｂに対応して間引きすることにより、同一の一連のデータ処理を実行する場合でも電力の消費状態が同一とならないようにし、消費電力からデータ処理を解析できないようにする。 - 特許庁

In the low-luminance expansion control range, the exposure control range is expanded by dividing a clock of a frame rate by 2 after increasing an AGC gain value to a specified value while maximizing a shutter accumulation time in a low-luminance area and gradually increasing the AGC gain value after lowering the AGC gain value by a specified value.例文帳に追加

低輝度拡張制御範囲では、低輝度領域において、シャッタ蓄積時間を最大とした状態で、ＡＧＣゲイン値を所定値に上げた後、フレームレートのクロックを１／２倍に分周し、ＡＧＣゲイン値を所定値分下げた後、徐々にＡＧＣゲイン値を上げることにより、露光制御範囲を拡張する。 - 特許庁

Each time the interrupting clock is outputted, the job scheduler 21 subtracts 1 from the minimum interval, and decides one job whose minimum interval after the subtraction is turned into 0 as the job to be executed by the present interrupting processing for scheduling processing to decide the job to be executed, and notifies the job to be executed to the CPU1.例文帳に追加

ジョブスケジューラ２１は、割込クロックが出力される度に、実行すべきジョブを決定するスケジューリング処理として、最小間隔を１減算して、減算後の最小間隔が０となる１つのジョブを現在の割込処理で実行すべきジョブとして決定し、実行すべきジョブをＣＰＵ１に通知する。 - 特許庁