「VECTOR ADDRESS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ROUTING ADDRESS GENERATING SYSTEM FOR VECTOR PROCESSOR例文帳に追加

ベクトル処理装置のルーティングアドレス生成方式 - 特許庁

Vector units 21, 31 output a flash address to flash address arrays 24, 34.例文帳に追加

ベクトルユニット２１，３１はフラッシュアドレスをフラッシュアドレスアレイ２４，３４へ出力する。 - 特許庁

ADDRESS GENERATOR, DATA TRANSFER PROCESSOR, VECTOR PROCESSOR, VECTOR COMPUTER AND INFORMATION PROCESSOR例文帳に追加

アドレス生成装置、データ転送処理装置、ベクトル処理装置、ベクトル計算機、情報処理装置 - 特許庁

And, this integrated circuit device is constituted so as to enable easy calculation of a vector address on the new vector table based on the vector address on the fixed vector table 11 and the difference of address between the fixed vector table 11 and the new vector table when the interruption processing and the exception processing are generated.例文帳に追加

そして、割込み処理，例外処理の発生時に、固定のベクタテーブル１１上のベクタアドレスと、固定のベクタテーブル１１と新規のベクタテーブルとのアドレス差とにもとづいて、新規のベクタテーブル上のベクタアドレスを簡単に算出することが可能な構成となっている。 - 特許庁

This vector processor has the vector register constituting a ring buffer, and can designate an arbitrary address in the ring buffer as a head address.例文帳に追加

リングバッファをなすベクトルレジスタを備え、そのリングバッファにおける任意のアドレスを先頭アドレスとして指定可能である。 - 特許庁

The vector processing device with the mask comprises a vector register 100, vector processor 110, vector mask register 140, position calculator 4, and address converter 3.例文帳に追加

マスク付きベクトル演算処理装置は、ベクトルレジスタ１００、ベクトル演算器１１０、ベクトルマスクレジスタ１４０、位置算出部４、アドレス変換部３を具備する。 - 特許庁

The address of the final vector element in the clock cycle 1 is compared with the address of the head vector element of second vector data inputted in the following clock cycle 2, and a continuous area including the head vector element in which vector elements having the same address are continued is detected.例文帳に追加

クロックサイクル１の最後のベクトル要素のアドレスと、次のクロックサイクル２で入力された第２ベクトルデータの先頭のベクトル要素のアドレスとが比較され、先頭のベクトル要素を含み、同一のアドレスを持つベクトル要素が連続している連続領域が検出される。 - 特許庁

An address conversion section 140 determines the address of the motion vector buffer 200 of the reference motion vector corresponding to the structure of a macro block pair, to hold the reference motion vector.例文帳に追加

アドレス変換部１４０は、マクロブロックペアの構造に応じて、参照動きベクトルの動きベクトルバッファ２００のアドレスを決定し、その参照動きベクトルを保持させる。 - 特許庁

Furthermore, a sum between an obtained vector value and a motion vector of one preceding frame read from the vector storage means 103 corresponding to the image address of the received picture data and the obtained vector value is outputted as a motion vector and the sum is written in a picture address location of the vector storage means 103.例文帳に追加

また、求めたベクトル値と入力される画像データの画像アドレスに対応してベクトル記憶手段から読み出される１フレーム前の動ベクトル値との和を動ベクトル値として出力するとともにベクトル記憶手段の画像アドレス位置に書き込む。 - 特許庁

INFORMATION PROCESSOR AND VECTOR REGISTER ADDRESS CONTROL METHOD USED THEREFOR例文帳に追加

情報処理装置及びそれに用いるベクトルレジスタアドレス制御方法 - 特許庁

HIGH SPEED PROCESSING METHOD OF ADDITION INCLUDING INDIRECT ADDRESS REFERENCE ON VECTOR COMPUTER, PROGRAM AND VECTOR COMPUTER USING THIS PROGRAM例文帳に追加

ベクトル計算機上での間接アドレス参照を含む加算の高速処理方法、プログラム及びそれを用いたベクトル計算機 - 特許庁

A routing address generating part 5 exclusively ORs one bit of a routing address as one part of the memory access address and one bit except the routing address of the memory access address for very vector element as a new routing address in place of one bit of the routing address.例文帳に追加

ルーティングアドレス生成部５は、各ベクトル要素毎に、メモリアクセスアドレスの一部であるルーティングアドレスの１ビットとメモリアクセスアドレスのルーティングアドレス以外の１ビットとの排他的論理和をとり、ルーティングアドレスの１ビットと置き換えて新たなルーティングアドレスとする。 - 特許庁

To process a list vector address at high speed.例文帳に追加

高速でリストベクトルアドレスの処理をすることができるリストベクトル処理装置を提供する。 - 特許庁

An adder part 4 generates the memory access address of a request for every vector element by adding a leading element address sent from a vector arithmetic part 1 and a distance between elements.例文帳に追加

アダー部４は、ベクトル演算部１から送られてくる先頭要素アドレスと要素間距離との加算によってベクトル要素毎のリクエストのメモリアクセスアドレスを生成する。 - 特許庁

This address conversion circuit 100 performs address conversion from a logical address into a physical address only one time in response to one vector instruction to generate a physical base address, and subsequently, sequentially adds an inter-element distance to the physical base address to sequentially generate physical addresses.例文帳に追加

アドレス変換回路１００は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成し、その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する。 - 特許庁

The address converter 3 converts the positions of the effective mask bits obtained by the position calculator 4 to the address of the vector register 100.例文帳に追加

アドレス変換部３は位置算出部４によって得られた有効マスクビット位置をベクトルレジスタ１００のアドレスに変換する。 - 特許庁

In the vector register reading control means 2, a reading address to the vector register 3 is generated and an calculation execution instruction signal is also generated.例文帳に追加

ベクトルレジスタ読出し制御手段２ではベクトルレジスタ３への読出しアドレスを生成し、かつ演算実行指示信号を生成している。 - 特許庁

A plurality of signals S31-1 to S31-4 are encoded by an address generating circuit 40 to generate an interrupt vector address S40.例文帳に追加

複数の信号Ｓ３１−１〜Ｓ３１−４は、アドレス生成回路４０により、エンコードされて割込みベクタアドレスＳ４０が生成される。 - 特許庁

In other words, the interruption adderress is given by two bytes having a host address as the value of the specified register and a slave address as the interruption vector.例文帳に追加

すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。 - 特許庁

Under the condition that an on-board rewriting mode signal SM is inputted, a reset vector converting circuit 20 outputs an address of a RAM 13 storing a program instead of a reset vector when a CPU 22 outputs a storing address of the reset vector.例文帳に追加

リセットベクタ変換回路２０は、オンボード書き換えモード信号ＳＭが入力された状態で、ＣＰＵ１１がリセットベクタの格納アドレスを出力したとき、リセットベクタの代わりに、プログラムが格納されたＲＡＭ１３のアドレスを出力する。 - 特許庁

The passing control circuit 1 outputs the vector load instruction, the first instruction and the second instruction to an instruction execution part 3 in this order as an output instruction when an address area relevant to the vector load instruction does not coincide with an address area relevant to a vector store instruction and a vector load instruction effective flag is set in the vector load instruction storage part 22.例文帳に追加

追い越し制御回路１は、ベクトルロード命令に関連するアドレス領域とベクトルストア命令に関連するアドレス領域とが一致せず、ベクトルロード命令格納部２２にベクトルロード命令有効フラグが設定されている場合、出力命令としてベクトルロード命令と第１命令と第２命令との順に、命令実行部３に出力する。 - 特許庁

Between the CPU 10 and the flash EEPROM 20, an address control circuit 30 to supply a substitute reset vector address to specify storage place of the leading address of a rewrite control program to the flash EEPROM 20 in place of a reset vector address to be outputted from the CPU 10 so as to specify the head of the vector table is interposed.例文帳に追加

ＣＰＵ１０とフラッシュＥＥＰＲＯＭ２０との間に、ベクタテーブルの先頭を指定するようにＣＰＵ１０から出力されるリセットベクタアドレスに代えて、書き換え制御プログラムの先頭アドレスの格納場所を指定する代替リセットベクタアドレスをフラッシュＥＥＰＲＯＭ２０へ供給するためのアドレス制御回路３０を介在させる。 - 特許庁

A motion vector arithmetic section 14 performs arithmetic operation for a motion vector on the basis of the pixel data stored in the same address as that of the target pixel in the storage 13.例文帳に追加

動きベクトル演算部１４は、記憶部１３に、注目画素と同一のアドレスに記憶されている画素のデータに基づいて動きベクトルを演算する。 - 特許庁

At such a time, since the instruction of jump to the leading address of a program is stored at the reset vector address of the ROM 14, the CPU 11 jumps to the leading address of the program.例文帳に追加

このとき、ＲＯＭ１４のリセットベクタアドレスにはプログラムの先頭アドレスへのジャンプ命令が記憶されているので、ＣＰＵ１１は、プログラムの先頭アドレスにジャンプするようになる。 - 特許庁

The prediction value calculator 3 reads the motion vector of the reference destination of the memory on the basis of the informed address, and calculates a motion vector prediction value per detection unit of present processing target motion vector of the present processing target motion vector detection unit pair.例文帳に追加

予測値算出部３は、通知されたアドレスに基づいて、メモリの参照先の動きベクトルを読み出し、現処理対象動きベクトル検出単位・ペアの各現処理対象動きベクトル検出単位の動きベクトル予測値を算出する。 - 特許庁

When the latch value is latched by the reset storage circuit, an address selecting circuit 22 selects one of the reset vector addresses as a selected reset vector address according to a selection signal to be applied from a reset selection terminal 11b.例文帳に追加

リセット記憶回路にラッチ値がラッチされると、リセット選択端子１１ｂから与えられる選択信号に応じて、アドレス選択回路２２はリセッベクタトアドレスのうちの一つを選択リセットベクタアドレスとして選択する。 - 特許庁

Each time task switching and interruption processing is performed, modification address data and modification vector address data prepared in an RAM region for each task and interruption are transferred to a modification address register and a modification vector address register of a modification register part so that each modification program for task and interruption can be operated.例文帳に追加

タスク切り替え及び割り込み処理ごとに、各タスク及び割り込みにＲＡＭ領域に用意された修正アドレスデータ及び修正ベクタアドレスデータを修正レジスタ部の修正アドレスレジスタ及び修正ベクタアドレスレジスタへデータ転送することで、各タスク及び割り込み用の修正プログラムを動作させる。 - 特許庁

The CPU 7 performs a program stored in the vector address of a ROM 9 and turns on an A/D converter 5.例文帳に追加

ＣＰＵ７は、ＲＯＭ９の前記ベクタアドレスに格納されたプログラムを実行し、Ａ／Ｄ変換器５をオンさせる。 - 特許庁

An on-chip debug logic 7 generates an address 101 of an exception vector when hitting a break point during execution of the program 8.例文帳に追加

オンチップデバッグロジック７は、プログラム８の実行中にブレークポイントにヒットすると、例外ベクタのアドレス101を発生する。 - 特許庁

DEVICE FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS METHOD AND METHOD FOR ADJUSTING TIMING AND METHOD FOR ADJUSTING TEST VECTOR ADDRESS例文帳に追加

半導体集積回路の試験装置とその試験方法、タイミング調整方法、テストベクタアドレス調整方法 - 特許庁

When a reset command is received, a CPU 11 reads data stored at the reset vector address of a ROM 14.例文帳に追加

ＣＰＵ１１は、リセット指令を受けたときは、ＲＯＭ１４のリセットベクタアドレスに記憶されているデータを読取る。 - 特許庁

(2) The profiling support mechanism 250 sets the address of a profiling program to the performance monitoring interrupt vector of the CPU.例文帳に追加

（２）プロファイリング支援機構２５０は、プロファイリングプログラムのアドレスをＣＰＵの性能モニタリング割込みベクタに設定する。 - 特許庁

A read position control section 30 controls an address of a read image from a memory section 12 based on the obtained hand shake vector to reproduce image data shifted by the hand shake vector.例文帳に追加

得られた手振れベクトルに基づいて、読み出し位置制御部３０でメモリ部１２からの画像読み出しアドレスを制御して、手振れベクトル分ずれた画像データを再生する。 - 特許庁

A built-in RAM 13 is partly moved to a vector address area by a bus controller 27 so as to obtain a correct vector address even if an interrupt occurs while a built-in ROM 18 is kept in its erase or write mode.例文帳に追加

バスコントローラ（２７）により、内蔵ＲＡＭ（１３）の一部をベクタアドレスエリアに移動するようにして、内蔵ＲＯＭ（１８）の消去又は書込み中において割込みが発生した場合でも、正しいベクタアドレスが得られるようにする。 - 特許庁

When motion vector information of a block address supplied from a motion prediction/compensation unit 115 is not stored in the motion vector buffer 183, a motion vector interpolation unit 182 calculates the address of a motion compensation block on the periphery of a block address supplied from a block position determination unit 181, acquires motion vector information of a macro block on the periphery thereof, and performs interpolation to generate the motion vector information corresponding to a target motion compensation block.例文帳に追加

動き予測・補償部１１５から供給されたブロックアドレスの動きベクトル情報が、動きベクトルバッファ１８３に保存されていない場合、動きベクトル内挿部１８２は、ブロック位置判定部１８１から供給されたブロックアドレスの周辺の動き補償ブロックのアドレスを算出し、動きベクトルバッファ１８３から、その周辺マクロブロックの動きベクトル情報を取得し、内挿処理を行い、目的の当該動き補償ブロックに対応する動きベクトル情報を生成する。 - 特許庁

Of vector elements contained in a first continuous area that is an area including the final vector element of first vector data outputted in a clock cycle 2 in which vector elements having the same address are continued, a one having the youngest element number is found and set as a heat element number.例文帳に追加

クロックサイクル１で出力された第１ベクトルデータの最後のベクトル要素を含み、同一のアドレスを持つベクトル要素が連続している領域である第１連続領域に含まれるベクトル要素のうち、要素番号が最若のものが見つけられ、先頭要素番号として設定される。 - 特許庁

The address calculator 3 calculates the address of a reference image storage 1 to which motion vector data are stored as defined depending on the block size of the indicated adjacent macroblock.例文帳に追加

アドレス算出部３は、指定された隣接マクロブロックのブロックサイズに応じて規定される動きベクトルデータが格納される参照画像記憶部１のアドレスを算出する。 - 特許庁

When the information processor executes the vector store instruction, the cache address generation part generates a group of addresses which are the addresses of the areas to be accessed by the vector store instruction and include the same tag.例文帳に追加

キャッシュアドレス生成部は、情報処理装置がベクトルストア命令を実行するときに、ベクトルストア命令がアクセスする領域のアドレスであり、且つ、同一のタグを含むアドレス群を生成する。 - 特許庁

The relative movement of the display part and the observer is alleviated or eliminated by controlling a reading address of the image memory based on movement vector from the movement vector calculation part.例文帳に追加

この移動ベクトル計算部からの移動ベクトルに基づき、前記画像メモリの読出しアドレスを制御することにより、表示部と観察者との相対的移動を軽減または除去する。 - 特許庁

The prediction value calculator 2 reads motion vector data of the adjacent macroblock form the reference image storage 1 on the basis of the acquired address, and calculates a motion vector prediction value of the target macroblock.例文帳に追加

予測値算出部２は、取得したアドレスに基づいて、参照画像記憶部１から隣接マクロブロックの動きベクトルデータを読み出し、対象マクロブロックの動きベクトル予測値を算出する。 - 特許庁

In the data processing apparatus 100, an address registration part 113 registers network addresses of the image output devices 201 and 202 capable of outputting electronic data received in a vector format in an address storage part 111 as destinations of electronic data in a vector format.例文帳に追加

データ処理装置１００は、ベクタ形式で受信した電子データを出力できる画像出力装置２０１，２０２のネットワークアドレスが、アドレス登録部１１３によりアドレス記憶部１１１にベクタ形式の電子データの送信先として登録される。 - 特許庁

To solve a problem that a conventional method is unusable in a system where a restart address and a vector area of an interruption are same chip.例文帳に追加

リスタートアドレスと割込のベクターエリアが同一チップとなる物では上記方法は使用出来ないときの問題を解決する。 - 特許庁

A hash value of the video BIOS is preliminarily computed, and a vector address of INT10h is obtained and stored in the SMRAM area.例文帳に追加

あらかじめビデオＢＩＯＳのハッシュ値を計算し、ＩＮＴ１０ｈのベクタ・アドレスを取得してＳＭＲＡＭに格納しておく。 - 特許庁

To avoid a calculation error, and to execute addition at a high speed in the addition including an indirect address reference on a vector computer.例文帳に追加

ベクトル計算機上での間接アドレス参照を含む加算における計算誤りを回避し且つ加算を高速に行う。 - 特許庁

A signal generation part 12 detects a stage in which a CPU 2 reads an interruption vector number from an interruption controller 3 according to an address AD on an address bus 6 to generate an address of a ROM 4 accessed by the CPU 2 next according to the interruption vector number outputted to a data bus 7 during the detected stage.例文帳に追加

信号生成部１２は、アドレスバス６上のアドレスＡＤに基づいて、ＣＰＵ２が割込コントローラ３から割込ベクタ番号を読み出すステージを検出し、そのステージ中にデータバス７に出力される割込ベクタ番号に基づいてＣＰＵ２が次にアクセスするＲＯＭ４のアドレスを生成する。 - 特許庁