「VECTOR ADDRESS」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To avoid a calculation error in addition including an indirect address reference on a vector computer, and to execute the addition at a high speed by relieving the frequency of collision of an address without using a large work array.例文帳に追加

ベクトル計算機上での間接アドレス参照を含む加算において計算誤りを回避し、また大きな作業配列を用いないで且つアドレスの衝突の頻度を緩和して加算を高速に行う。 - 特許庁

To provide an information processor for preventing a reset vector address from being changed even when the fine potential fluctuation of a reset terminal is generated after power is supplied.例文帳に追加

情報処理装置において、電源投入後のリセット端子のわずかな電位変動があってもリセットベクタアドレスが変化しないようにする。 - 特許庁

The LBA (Logical Block Address) of a hard disk is used for the initial vector and the initial vector is made variable, thereby improving the cipher strength and providing the data encryption apparatus with the high cipher strength.例文帳に追加

初期ベクトルにハードディスクのＬＢＡ（Ｌｏｇｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）を使用して、初期ベクトルを可変にすることで暗号強度を向上させ、暗号強度の強いデータ暗号化装置を提供する。 - 特許庁

A bit Ci+1 of a CPU register is tested by a temporary register while designating an address and the conditional addition/subtraction of the coordinate of a second input vector Xij is executed.例文帳に追加

ＣＰＵレジスタのビットＣ_i+1がアドレス指定されテンポラリレジスタでテストされ第２の入力ベクトルＸ_ijの座標の条件付き加減算が実施される。 - 特許庁

When reset processing is executed by a reset signal to be applied from a reset terminal 11a, a CPU 21 executes an instruction according to a reset vector address.例文帳に追加

ＣＰＵ２１はリセット端子１１ａから与えられるリセット信号によってリセット処理が行われると、リセットベクタアドレスに応じて命令を実行する。 - 特許庁

Processing the secondary encryption text E_2, comprising the data of each byte for an address of the key stream table [Ks] enables the secondary encryption text E_2 to be recognized as the vector direction component.例文帳に追加

１バイトの２次暗号文Ｅ_2をキーストリームテーブル［Ｋs］のアドレスとして扱うことにより、２次暗号文Ｅ_2をベクトルの方向成分として認識できる。 - 特許庁

The central processor executes an erasing process and a writing process of the nonvolatile memory after storing the vector address from the nonvolatile memory to the volatile memory.例文帳に追加

中央処理装置は、ベクタアドレスを不揮発性メモリから揮発性メモリへ格納した後に前記不揮発性メモリの消去処理又は書き込み処理を行う。 - 特許庁

In a first instruction execution stage of an interrupt instruction, the pipeline control part 300 decodes the instruction code of the interrupt instruction, and according to the decoded result, causes an immediate generation part 100 to generate a vector address for reference to branch destination address information corresponding to the interrupt instruction stored in a vector table 220.例文帳に追加

パイプライン制御部３００は、割り込み命令の第１の命令実行ステージにおいて、割り込み命令の命令コードをデコードし、デコードした結果に基づいて、即値生成部１００に、ベクタテーブル２２０に格納された割り込み命令に対応する分岐先アドレスの情報を参照するためのベクタアドレスを生成させる。 - 特許庁

When carrying out boot, the protocol converting part 25b assigns a CPU boot vector address included in a CPU memory space to the leading address of the user data area of a memory card 1 mounted on the card I/F 25d, and carries out address conversion and protocol generation in accordance with the memory card 1, and performs access to the memory card 1.例文帳に追加

ブート時においてプロトコル変換部２５ｂは、ＣＰＵメモリ空間に含まれるＣＰＵブートベクタアドレスを、カードＩ／Ｆ２５ｄに装着されたメモリカード１のユーザデータエリアの先頭アドレスに割り当て、メモリカード１に応じたアドレス変換とプロトコル生成を行ない、メモリカード１にアクセスする。 - 特許庁

The passing control circuit 1 provided in the vector processor is provided with a first storage part 61 which stores a first instruction as an input instruction, a second storage part 61 which stores a second instruction and a vector load instruction storage part 22 which stores a vector load instruction which is a third instruction and address area storage parts 55, 56.例文帳に追加

ベクトル処理装置に具備する追い越し制御回路１は、入力命令として第１命令を格納する第１格納部６１と、第２命令を格納する第２格納部６１と、第３命令であるベクトルロード命令を格納するベクトルロード命令格納部２２と、アドレス領域格納部５５、５６とを具備する。 - 特許庁

When the temperature detection flag 101 from the temperature detection means 1 is lit, the vector register reading control means 2 suppresses for a fixed interval nT, the issuance of a vector register reading address 105 and a calculation execution instruction signal 104 which are continuously issued by being synchronized with a vector calculation instruction, then issues them.例文帳に追加

ベクトルレジスタ読出し制御手段２は温度検出手段１からの温度検出フラグ１０１が点灯した時に、ベクトル演算命令時に同期して連続発行されるベクトルレジスタ読出しアドレス１０５及び演算実行指示信号１０４の発行を一定間隔ｎＴ間抑えて発行する。 - 特許庁

Address data is renewed to form a cut locus crossing at the expected crossing point from an end point (start point) of one terminal vector through the line without crossing the closed curve and the closed curve to an end point (end point) of the other terminal vector (S9).例文帳に追加

そして、１つの終端ベクトルの端点（始点）から閉曲線と交差しない線および閉曲線を経てもう１つの終端ベクトルの端点（終点）まで、交差候補点において交差するカット軌跡となるようにアドレスデータを更新する（Ｓ９）。 - 特許庁

To secure immediacy of interruption processing in a processor in which one interruption vector is shared by multiple interruption requests, even when an interruption vector address is stored in a non-rewritable area, without changing the processor itself.例文帳に追加

プロセッサ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するプロセッサにおける割り込み処理の即時性を確保する。 - 特許庁

The image decoder is provided with a motion compensation circuit 50 that generates reproduction image data on the basis of a reference address resulting from a motion vector and difference data.例文帳に追加

本発明の画像復号化装置１は、動きベクトルに基づく参照アドレスと差分データとをもとに再生画像データを生成する動き補償回路５０を備える。 - 特許庁

A separating circuit 28 supplies a frame signal read out of the magnetic tape T to a frame memory 30 and a moving vector signal to a memory address generating circuit 34 respectively.例文帳に追加

分離回路２８は、磁気テープＴから読み出されたフレーム信号をフレームメモリ３０に、動きベクトル信号をメモリアドレス発生回路３４にそれぞれ供給する。 - 特許庁

Comparators 62-65 compare the calculated address of the vector storing command with the address of the scalar load command issued during the snoop processing, and if both addresses are identical, it is determined that a cache failure may be generated and a data transfer request is issued to an L2-cache.例文帳に追加

比較器６２〜６５で、計算されたベクトルストア命令のアドレスとスヌープ処理中に発行されたスカラロード命令のアドレスとが比較され、アドレスが一致したら、キャッシュミスが生じると判定して、Ｌ２−キャッシュにデータ転送要求が発行される。 - 特許庁

Minimum/maximum value determiner 21 determines minimum/maximum values among vector elements by use of a calculation result of a fixed-point calculation unit 12 for executing an address dependency source instruction in accordance with a vector gather or vector scatter instruction, and holds the minimum/maximum value in a minimum/maximum value register part 31.例文帳に追加

最小値最大値判定器２１でベクトルギャザー命令又はベクトルスキャッター命令に対するアドレスの依存元命令を実行する固定小数点演算器１２の演算結果を用いてベクトル要素の最小値及び最大値を判定する最小値最大値判定し、この最小値及び最大値を最小値／最大値レジスタ部３１に保持しておく。 - 特許庁

Of vector elements contained in this continuous area, a one having the last element number is set as a terminal element number, and a memory is accessed based on an address shown thereby to read information.例文帳に追加

その連続領域に含まれるベクトル要素のうち、要素番号が最後のものが末尾要素番号として設定され、示されるアドレスに基づいてメモリがアクセスされ、情報が読み出される。 - 特許庁

A referring address of a test pattern 114 is registered in a test vector table 115 to be correlated with the core number and the version number of the IP used in the LSI of an inspection object.例文帳に追加

検査対象のＬＳＩに利用されているＩＰのコア番号及びバージョン番号とに対応付けられたテストパタン１１４の参照先がテストベクタテーブル１１５に登録されている。 - 特許庁

A border discrimination section 15 gives a command to an address control section 16 so as not to generate an address for pixel data at the outside of a border when the border discrimination section 15 discriminates that a retrieval area for detecting a half pixel precision motion vector includes an area at the outside of a frame or slice border.例文帳に追加

境界判定部１５は、半画素精度動きベクトル検出用の探索領域がフレーム又はスライスの境界外の領域を含むと判定したときは、境界外の画素データのアドレスを生成しないようにアドレス制御部１６に指令を出す。 - 特許庁

At least one storage element stores at least one data element of the data vector and at least one storage element identified by the specified entry has the arbitrary start address of the vector data file to at least one entry of the pointer array.例文帳に追加

この少なくとも１つの格納要素はデータ・ベクトルの少なくとも１つのデータ要素を格納し、ポインタ配列の少なくとも１つの特定のエントリに対し、その特定のエントリによって識別される少なくとも１つの格納要素は、ベクトル・データ・ファイルの任意の開始アドレスを有する。 - 特許庁

When executing a program, a stack overflow detection address and stack pointer address preset to a stack overflow register 1 and a stack pointer register 2 are compared and in the case of coincidence, an interruption request is generated and the debugger executes break processing while using a leading address 6a of break processing preset to an overflow interruption vector area 6b.例文帳に追加

プログラムが実行する際に、スタックオーバーフローレジスタ１、スタックポインタレジスタ２に予め設定されたスタックオーバーフロー検出アドレスとスタックポインタアドレスとを比較して一致した場合、割り込み要求を発生し、デバッガがオーバーフロー割り込みベクタ領域６ｂに予め設定されたブレーク処理の先頭アドレス６ａを使ってブレーク処理を実行する。 - 特許庁

A parsing part of the decoder 14 outputs an error detection signal, including address information of a block, in which an error occurs to an interpolation processing motion vector calculation device 36 and an interpolation data generator 38.例文帳に追加

装置１４のパース部は、エラーが発生したブロックのアドレス情報を含むエラー検出信号を補間処理用動きベクトル算出装置３６と補間データ生成装置３８に出力する。 - 特許庁

Therefore, a situation that the microcomputer runs away because of the illegal fetch of the vector address can be prevented, and safety in the system in the on-board write of the incorporated ROM (18) can be improved.例文帳に追加

したがって、不正なベクタアドレスのフェッチによりマイクロコンピュータが暴走するい事態を未然に防止でき、内蔵ＲＯＭ（１８）のオンボード書込みの際のシステムの安全性を向上を達成する。 - 特許庁

Thus, while erasing or writing processing of the program memory (18) is performed, the CPU (12) does not perform operation for acquiring a vector address corresponding to the interruption request or exception processing request.例文帳に追加

これにより、中央処理装置（１２）は、プログラムメモリ（１８）の消去又は書込み処理が行われている期間、割込み要求或いは例外処理要求に対応するベクタアドレスの取得動作を実行しない。 - 特許庁

When an authentication code calls the video BIOS by INT10h instruction, the hash value is computed in advance to verify the validity, and a vector table is rewritten with the preliminarily obtained vector address, whereby the valid video BIOS can be executed by the INT10h instruction.例文帳に追加

ＳＭＩがアサートされて認証コードが実行され、認証コードがＩＮＴ１０ｈ命令でビデオＢＩＯＳを呼び出す際には事前にハッシュ値を計算して正当性を検証し、さらに、ベクタ・テーブルをあらかじめ取得しておいたベクタ・アドレスで書き換えて、ＩＮＴ１０ｈ命令で正当なビデオＢＩＯＳが実行されるようにする。 - 特許庁

A variable length decoder 110 applies variable length decoding to the received coded data and provides an output of a picture coding type(PCT), a macroblock address increment(MBAI) and a motion vector(MVC) to a discrimination processing section 111.例文帳に追加

可変長復号器１１０は、入力された符号化データを可変長復号し、ピクチャコーディングタイプ（ＰＣＴ）、マクロブロックアドレスインクリメント（ＭＢＡＩ）および動きベクトル（ＭＶＣ）を判定処理部１１１に出力する。 - 特許庁

To solve the problem that since the top address is varied along with the reconfiguration of a function, rewriting of a vector table is needed, but the rewriting can not be conducted because of the necessity of a prohibition of an access for the rewriting, so that it is required to stop the operation of equipment in the reconfiguration of the function.例文帳に追加

関数が再構成されるとその先頭アドレスが変わるので、ベクタテーブルも書き替えなければならないが、書き替えるためにはアクセス禁止にしなければならないので書き替えることができない。 - 特許庁

In a CPU address space 102, a data region 103 of 3.5 kilobyte, a program code region 104 of 2.5 kilobyte, a program control region 105 and an interruption vector definition region 106 are assigned to a control ROM.例文帳に追加

ＣＰＵアドレス空間１０２において、３．５Ｋバイトのデータ領域１０３、２．５Ｋバイトのプログラムコード領域１０４、プログラム管理領域１０５および割り込みベクタ定義領域１０６を、制御ＲＯＭに割り当てる。 - 特許庁

Addresses corresponding to a motion vector fed from a variable length decoding section 31 are read from the reference memories 8-1-8-n and a switch 9 selects a prescribed address among them corresponding to a motion compensation prediction mode outputted from the variable length decoding section 31 and the selected address is fed to the frame memory 5.例文帳に追加

可変長復号部３１から供給された動きベクトルに対応するアドレスが参照メモリ８−１乃至８−ｎから読み出され、可変長復号部３１が出力する動き補償予測モードに対応して、スイッチ９でその中から所定のものが選択され、フレームメモリ５に供給される。 - 特許庁

Thereafter, an interrupt processing request at a level higher than a predetermined interrupt level is received in process of the erasing process or the writing process of the nonvolatile memory, the central processor accesses the vector address stored in the volatile memory.例文帳に追加

この後、前記不揮発性メモリの消去処理又は書き込み処理の途中に所定の割り込みレベルより高い割り込み処理要求があったとき、中央処理装置は前記揮発性メモリに格納されたベクタアドレスへアクセスする。 - 特許庁

When a second selector 34 determines that the CPU 12 has read the interruption vector address based on the output of a comparator circuit 38, it makes the CPU 12 read the jump instruction to the interruption processing routine selected by the first selector 32.例文帳に追加

第２のセレクタ３４は、比較回路３８の出力に基づいて、ＣＰＵ１２が割り込みベクタアドレスを読み出したと判定すると、ＣＰＵ１２に第１のセレクタ３２で選択された割り込み処理ルーチンへのジャンプ命令を読み込ませる。 - 特許庁

When starting after power is applied, a reset signal/reset is 0(zero) V, a candidate value 1 corresponding to a prescribed address of an external ROM 3 is selected as a reset vector, and the start is performed by program data in the ROM 3.例文帳に追加

電源投入直後の起動時には、リセット信号／ｒｅｓｅｔは０（ゼロ）Ｖであり、外部ＲＯＭ３の所定アドレスに対応した候補値１をリセットベクタとして選択し、外部ＲＯＭ３内のプログラムデータにより起動する。 - 特許庁

When reset is performed in an energized state, the reset signal/reset is 7 V, a candidate value 2 corresponding to a prescribed address of an internal RAM area 25 is selected as a reset vector, and start is performed by program data in the area 25.例文帳に追加

通電状態でのリセット時には、リセット信号／ｒｅｓｅｔは７Ｖであり、内部ＲＡＭ領域２５の所定アドレスに対応した候補値２をリセットベクタとして選択し、内部ＲＡＭ領域２５内のプログラムデータにより起動する。 - 特許庁

The rewritable information recording medium stores the OS which starts while rewriting the data, a rewritable recording information medium writing driver for writing a rewritable information recording medium drive, and an address conversion program which rewrites the leading address of an interruption processing program operating the disk drive stored in an interruption vector table into the leading address of the rewritable information recording medium writing driver.例文帳に追加

書換可能型情報記録媒体であって、データを書き換えながら立ち上がるＯＳと、書換可能型情報記録媒体用ドライブを書き込み操作するための書換可能型情報記録媒体書込用ドライバと、割り込みベクトルテーブルに格納されるディスクドライブを操作する割り込み処理プログラムの先頭アドレスを、書換可能型情報記録媒体書込用ドライバの先頭アドレスに書き換えるアドレス変換プログラムとを格納する。 - 特許庁

To reduce throughput within a processor in processing of a memory access instruction such as a vector load instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction by use of a compression memory access request.例文帳に追加

命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるベクトルロード命令のようなメモリアクセス命令を、圧縮メモリアクセスリクエストを用いて処理する場合のプロセッサ内での処理量を削減すること。 - 特許庁

When a specified address outputted from a CPU 4 is correspondent to the interruption vector, the interruption vectors J_1 to J_n are fetched from the internal ROM 11 in the single chip mode and the interruption vectors L_1 to L_n are fetched in a test mode respectively.例文帳に追加

ＣＰＵ４から出力された指定アドレスが割り込みベクトルに対するものであった場合、シングルチップモードでは内部ＲＯＭ１１から割り込みベクトルＪ_1〜Ｊ_nが、テストモードでは内部ＲＡＭ１０から割り込みベクトルＬ_1〜Ｌ_nが、それぞれフェッチされる。 - 特許庁

To increase the speed of an interruption processing and an exception processing without necessitating a complicated program in a micro controller holding a vector table to store the leading address of a processing routine for the processings.例文帳に追加

本発明は、割込み処理，例外処理のための処理ルーチンの、先頭アドレスを格納するベクタテーブルを保有するマイクロコントローラにおいて、複雑なプログラムを必要とすることなく、処理を高速化できるようにすることを最も主要な特徴とする。 - 特許庁

Thus, when an arithmetic unit reads the data to be processed from the register file, it needs to designate only a device number within the vector register, so the number of address designation signals input from the arithmetic unit to the register file 20 is reduced.例文帳に追加

したがって、演算ユニットは、演算対象となるデータをレジスタファイルから読み出す際、ベクトルレジスタ内の要素番号のみを指定すればよいため、演算ユニットからレジスタファイル２０に入力されるアドレス指定信号の数を削減することができる。 - 特許庁

The master 11 performs test vector address synchronization to the slave 12 upon receiving the first control signal, and adjusts the starting timing of an actual test program at both the master 11 and slave 12 upon receiving the second control signal.例文帳に追加

マスター１１はスレイブ１２に対して、第１の制御信号の受信によってテストベクタアドレスの同期を行い、第２の制御信号の受信によって、マスター１１およびスレイブ１２双方における実際の試験プログラムの開始タイミングを調整する。 - 特許庁

The CPU 8 receiving the interrupt signal executes a corresponding function in the firmware 40 or the modified firmware 45 according to information (for example, address on RAM area) indicated by the interrupt vector present on the RAM 10.例文帳に追加

これにより、割り込み信号を受けたＣＰＵ８は、ＲＡＭ１０上に存在する割り込みベクタに示される情報（ＲＡＭ領域上のアドレスなど）に従って、ファームウェア４０の中の該当する機能や修正用ファームウェア４５を実行する。 - 特許庁

According to the new routing address, a competition arbitrating part 6 arbitrates the competition of requests for every connecting port connected with a main storage part 2 and according to the competition arbitration, a crossbar part 7 outputs the request for every vector element to each of connecting ports.例文帳に追加

競合調停部６は、新たなルーティングアドレスに従って主記憶部２と接続する各接続ポート毎にリクエストの競合調停を行い、クロスバ部７は、競合調停に従ってベクトル要素毎のリクエストを各接続ポートに出力する。 - 特許庁

A motion vector detection section 66 calculates the center of gravity of each pixel on a reference frame Fr particularized by each positional information that is set in a database 71 in cross-reference with a feature quantity address corresponding to a feature quantity of a target pixel P.例文帳に追加

動きベクトル検出部６６は、データベース７１において、注目画素Ｐの特徴量に対応する特徴量アドレスに対応付けられて設定されている各位置情報により特定される参照フレームＦｒ上の各画素の重心を算出する。 - 特許庁

The CPU receiving the interrupt request from the CTC specifies the execution address for the interrupt processing by referring to the reference table for interrupt set on the ROM based on the interrupt vector as the interrupt factor information to be outputted from the CTC.例文帳に追加

ＣＴＣからの割込要求を受け付けたＣＰＵは、ＣＴＣから出力される割込要因情報としての割込ベクタに基づいてＲＯＭ上に設定された割込時参照テーブルを参照することにより、割込処理の実行アドレスを特定する。 - 特許庁

The rewrite control program to control the on-board rewrite of the flash EEPROM 20 and information to indicate the leading address of the rewrite control program are preliminarily written in an on-board rewrite prohibition area and the vector table is set in the on-board rewrite permission area.例文帳に追加

フラッシュＥＥＰＲＯＭ２０のオンボード書き換えを制御するための書き換え制御プログラムと、該書き換え制御プログラムの先頭アドレスを表す情報とがオンボード書き換え禁止領域中に予め書き込まれ、ベクタテーブルはオンボード書き換え許可領域に設定される。 - 特許庁