「address decoder」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

At the time of write-in, data from the encoder 3 is written in an address of a memory cell array 5 specified by the column address decoder 30.例文帳に追加

書き込み時には、エンコーダ３からのデータを、列アドレスデコーダ５０で指定されるメモリセルアレイ５のアドレスへ書き込む。 - 特許庁

At the time of normal access operation, one row decoder is selected by row address signals (block address signals) A0, A1, A2.例文帳に追加

通常のアクセス動作時には、ロウアドレス信号（ブロックアドレス信号）Ａ０，Ａ１，Ａ２により、１つのロウデコーダが選択される。 - 特許庁

An address decoder 8 for decoding an address signal from an address signal D flip-flop 6 is arranged and supplied to an AND gate 10 comprising a memory means 9.例文帳に追加

アドレス信号Ｄフリップフロップ６からのアドレス信号をデコードするアドレスデコーダ８が設けられ、メモリ手段９を構成するアンドゲート１０に供給される。 - 特許庁

The refresh region is set by, for example, an address scramble circuit 90 provided between an address buffer 91 and an address decoder 92.例文帳に追加

なお、このようなリフレッシュ領域は、アドレスバッファ９１とアドレスデコーダ９２との間に設けられるアドレススクランブル回路９０などによって設定される。 - 特許庁

The address signal DADL for data transfer is outputted from the DMAC 10, corresponding to the address signal ADL and inputted to an address decoder 2.例文帳に追加

データ転送用アドレス信号ＤＡＤＬは、アドレス信号ＡＤＬに対応させてＤＭＡＣ１０から出力され、アドレスデコーダ２へ入力される。 - 特許庁

A partition decoder 22 decodes a partition address and sends out it to a command state machine 26.例文帳に追加

パーティションデコーダ２２は、パーティション・アドレスをデコードしてコマンドステートマシン２６に送出する。 - 特許庁

The frame decoder extracts a command and a logical address from frame data transferred from a host.例文帳に追加

フレームデコーダは、ホストから伝送されるフレームデータからコマンド及び論理アドレスを抽出する。 - 特許庁

This decoder for a variable length code uses the variable length code for an address to access a cache memory 8 to decode the code.例文帳に追加

可変長符号をアドレスとしてキャッシュメモリ８をアクセスして復号化を行う。 - 特許庁

The address decoder 24 determines which destination register byte is to receive the data on the host data bus.例文帳に追加

アドレス・デコーダ２４は、どの宛先レジスタ・バイトがホスト・データバスのデータを受けるかを決定する。 - 特許庁

To provide an optical disk apparatus which reduces the circuit scale of an address decoder circuit.例文帳に追加

アドレスデコーダ回路の回路規模を低減することが可能な光ディスク装置を提供する。 - 特許庁

To provide a circuit capable of accurately testing a ROM even when defective speed is generated in an address decoder.例文帳に追加

アドレスデコーダにスピード不良発生時も、ＲＯＭを正確にテスト可能なテスト回路。 - 特許庁

In accordance with whether the optical disk 1 is DVD-R/RW or DVD+R/RW, an LPP address or an ADIP address which is an address signal for showing the irradiation position on the optical disk with the laser beam, is generated by an LPP address decoder 110 or an ADIP address decoder 115.例文帳に追加

光ディスク１がＤＶＤ−Ｒ／ＲＷであるかＤＶＤ＋Ｒ／ＲＷであるかに応じて、光ディスクのレーザの照射位置を示すアドレス信号であるＬＰＰアドレス又はＡＤＩＰアドレスがＬＰＰアドレスデコーダ１１０かＡＤＩＰアドレスデコーダ１１５によって生成される。 - 特許庁

During the period where the flaw detection signal 43 is supplied, the address decoder 27 sets the memory 25 to the read mode to determine the address.例文帳に追加

キズ検出信号４３が供給されている期間、アドレスデコーダ２７は、メモリ２５を読み出しモードとし、アドレスを決定する。 - 特許庁

The first decoder activates word lines in the unit of memory cell group on the basis of a first address and the n pieces of bits within a second address.例文帳に追加

第１デコーダは、第１アドレスと第２アドレス内のｎ個のビットとに基づいてメモリセルグループの単位でワード線を活性化する。 - 特許庁

A row decoder 10 interprets an address signal AD, and a selected word line WLi goes to 'H', which is fed to a high voltage application decoder 40.例文帳に追加

アドレス信号ＡＤはロウデコーダ１０で解読され、選択されたワード線ＷＬｉが“Ｈ”となり、高電圧印加デコーダ４０に伝えられる。 - 特許庁

In an arithmetic and control section 20, a decoder 22 to which an arithmetic processing control program is set and which generates various kinds of address signals AD1 and Ac and an address register 23 which generates address signals AD2 under instructions from the decoder 22 are provided.例文帳に追加

演算制御部２０に、演算処理の制御プログラムが設定されて各種のアドレス信号ＡＤ1、ＡＣを発生するデコーダ２２と、このデコーダ２２の指示でアドレス信号ＡＤ2を発生するアドレスレジスタ２３とを設ける。 - 特許庁

Moreover, a signal from an optical pickup 13 is supplied to an address decoder 31, and an address is supplied to EFM and CIRC(Cross Interleave Lead Solomon Code) encoder/decoder 28, and a position for recording and reproducing data is controlled according to this address data.例文帳に追加

また光学ピックアップ１３からの信号がアドレスデコーダ３１に供給され、たアドレスがＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給され、このアドレス情報に従ってデータの記録再生位置の制御が行われる。 - 特許庁

To provide an optical address decoder for making route designation of an optical data packet and a related method.例文帳に追加

光データ・パケットを経路指定するための光アドレス復号器および関連方法を提供する。 - 特許庁

The memory block MB includes a memory cell array MA, and a low address decoder RD for selecting a word line.例文帳に追加

メモリブロックＭＢは、メモリセルアレイＭＡと、ワード線の選択を行うローアドレスデコーダＲＤを含む。 - 特許庁

The row decoder of the semiconductor memory device is provided with an address decoding part and a selection signal generating part.例文帳に追加

半導体メモリ装置のローデコーダ回路は、アドレスデコーディング部及び選択信号発生部を備える。 - 特許庁

The variable length decoder is provided with decoding table address generating circuits and with a selector that selects one of address objects generated from the generating circuits.例文帳に追加

複数の復号テーブルアドレス生成回路と、これから生成される複数のアドレス候補から１つを選択するセレクタを設ける。 - 特許庁

When a read signal is active, an address decoder 2a makes active a read signal RCS, corresponding to an address allocated to a flag bit register.例文帳に追加

アドレスデコーダ２ａは、リード信号がアクティブの場合は、フラグビットレジスタに割り付けられたどのアドレスでもリード信号ＲＣＳをアクティブにする。 - 特許庁

A row pre-decoder 26 receives internal address signals outputted from address latch circuits 110.0-110.7, and outputs a pre-decode signal.例文帳に追加

行プリデコーダ２６は、アドレスラッチ回路１１０．０〜１１０．７から出力される内部アドレス信号を受けて、プリデコード信号を出力する。 - 特許庁

To easily inspect trouble of an address decoder circuit including readout of data stored in a data memory section corresponding to an address signal.例文帳に追加

アドレス信号に対応するデータメモリ部に記憶されたデータの読出しも含めたアドレスデコーダ回路の障害を容易に検査可能とする。 - 特許庁

In this front-end signal interpolation circuit, an address decoder 27 sets a memory 25 to the write mode to determine the address during the period where a flaw detection signal 43 is not supplied.例文帳に追加

キズ検出信号４３が供給されない期間、アドレスデコーダ２７は、メモリ２５を書き込みモードとし、アドレスを決定する。 - 特許庁

An X address decoder 120 controlled by an X control circuit 112 selects X selection lines of a column designated by an X address, and a Y address decoder 140 controlled by a Y control circuit 116 selects Y selection lines of a row designated by a Y address.例文帳に追加

Ｘ制御回路１１２によって制御されるＸアドレスデコーダ１２０は、Ｘアドレスにより指定される列のＸ選択線を選択し、Ｙ制御回路１１６によって制御されるＹアドレスデコーダ１４０は、Ｙアドレスにより指定される行のＹ選択線を選択する。 - 特許庁

Reading the transmission data is carried out prior to the point of the phase comparison by placing offset between the address decoder 1-51 for detecting the write phase and the address decoder 1-52 for detecting the read phase.例文帳に追加

書き込み位相を検出するアドレスデコーダ１−５１と読み出し位相を検出するアドレスデコーダ１−５２にオフセットを付け、位相比較を行うポイントより前で伝送データの読み出しを行う。 - 特許庁

Further, this circuit is provided with a column decoder 4 selecting a bit line and a word line decoder circuit 5 selecting a different word line for each write operation of defective address data.例文帳に追加

さらに、ビット線を選択するカラムデコーダ４と、不良アドレスデータの書き込み動作のたびに異なるワード線を選択するワード線デコーダ回路５とを設ける。 - 特許庁

This optical disk reproducer uses a frame synchronous counter value address conversion decoder 202, a lower order ID address conversion decoder 203, an adder-subtracter 204, a higher order ID address conversion decoder 205 and an adder 206, and by converting the information read out of an optical disk medium into an absolute store address of a storage medium, the data having high capability of reproduction can be stored in the storage medium.例文帳に追加

フレーム同期カウンタ値アドレス変換デコーダ２０２、下位ＩＤアドレス変換デコーダ２０３、加減算器２０４、上位ＩＤアドレス変換デコーダ２０５、加算器２０６を用い、光ディスク媒体から読み取った情報を記憶媒体の絶対的な格納アドレスに変換することにより、再生能力の高いデータを記憶媒体に格納できる。 - 特許庁

The optical disk reproducing device uses a frame synchronization count address conversion decoder 202, a low-order ID address conversion decoder 203, an adder/sbutractor 204, a high-order ID address conversion decoder 205 and an adder 206 and converts information read from an optical disk medium into an absolute storage address of the storage medium so as to store data with a high reproduction capability to the storage medium.例文帳に追加

フレーム同期カウンタ値アドレス変換デコーダ２０２、下位ＩＤアドレス変換デコーダ２０３、加減算器２０４、上位ＩＤアドレス変換デコーダ２０５、加算器２０６を用い、光ディスク媒体から読み取った情報を記憶媒体の絶対的な格納アドレスに変換することにより、再生能力の高いデータを記憶媒体に格納できる。 - 特許庁

At the input of an active command in timing T1, a row address is input to an address buffer, but a row decoder is not operated, and a word line is not selected.例文帳に追加

タイミングＴ１のアクティブコマンドの入力時、ロウアドレスがアドレスバッファに入力されるが、ロウデコーダは動作せず、ワード線は選択されない。 - 特許庁

At timing T2 that a write command is input, a column address is input to an address buffer, but a column decoder is not operated, and a Y switch is not selected.例文帳に追加

ライトコマンドが入力されたタイミングＴ２では、カラムアドレスがアドレスバッファに入力されるが、カラムデコーダは動作せず、Ｙスイッチは選択されない。 - 特許庁

The actual address is converted to a register selection signal in an address decoder 15 and the register in the register group 9 selected by the register selection signal is accessed.例文帳に追加

アドレスデコーダ１５で実アドレスからレジスタ選択信号に変換し、レジスタ選択信号で選択されたレジスタ群９中のレジスタをアクセスする。 - 特許庁

A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.例文帳に追加

メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁

The arrangement is made so as to set to the same value also for the passing center frequency of a band-pass filter 19 for detecting the address in an address decoder 20.例文帳に追加

また、アドレスデコーダ２０でのアドレス検出用のバンドパスフィルタ１９の通過中心周波数についても同じ値に設定するようにした。 - 特許庁

To provide a semiconductor memory device capable of reducing power consumption of an address decoder when an invalid address is entered, and a bus system.例文帳に追加

無効アドレス入力時のアドレスデコーダにおける消費電力を低減することのできる半導体記憶装置及びバスシステムを提供する。 - 特許庁

Then, the address control circuit part 410 controls whether the circuit operation of an address decoder 301 should be performed or stopped based on the control signal CS.例文帳に追加

制御信号ＣＳに基づき、アドレス制御回路部４１０はアドレスデコーダ３０１の回路動作を行なうか停止させるかを制御する。 - 特許庁

An IC2 bus address decoder 4 references an address decode table 3 to convert a logic address of a slave device 10 sent from a master device 2 into a bus number of a connected I2C bus 19 and a real address of the slave device 10.例文帳に追加

Ｉ２Ｃバスアドレスデコーダ４は、アドレスデコードテーブル３を参照して、マスタデバイス２から送出されるスレーブデバイス１０の論理アドレスを、接続するＩ２Ｃバス１９のバス番号とスレーブデバイス１０の実アドレスとに変換する。 - 特許庁

Before activation of a control signal instructing a memory cell for operation, an address signal is transmitted to a decoder.例文帳に追加

メモリセルの動作を指示する制御信号の活性化前に、アドレス信号がデコーダまで伝達される。 - 特許庁

A proper memory cell is accessed according to the AI2 by an address decoder 31 for writing in the memory core 1.例文帳に追加

メモリコア１内の書込み用アドレスデコーダ３１により、ＡＩ２に従って適切なメモリセルがアクセスされる。 - 特許庁

The addresses a11 are decoded by an address decoder 12, and pixel selection addresses aM, ax, ay are outputted.例文帳に追加

アドレスａ１１はアドレスデコーダ１２でデコードされ、画素選択用アドレスａＭ，ａｘ，ａｙが出力される。 - 特許庁

To allow a decoder circuit in a serial data processor circuit to be inspected even if the number of address data increases.例文帳に追加

シリアルデータ処理回路において、アドレスデータの数が増加した場合でもデコーダ回路の検査を可能する。 - 特許庁

To provide a turbo decoder an interleave address generating section of which can be realized with a small circuit scale.例文帳に追加

ターボ復号器のインタリーブアドレス生成部を少ない回路規模で実現するターボ復号器を提供する。 - 特許庁

An address decoder operates at the upper level cache in parallel and can satisfy plural simultaneous memory demands.例文帳に追加

アドレス・デコーダは上位レベルのキャッシュで並列に動作して、複数の同時メモリ要求を満たすことができる。 - 特許庁

Both of information on an address bus and information on a next address bus are decoded by redundant column decoders 302, 303, address information of a decoder output is provided to a redundant column path.例文帳に追加

アドレスバス上の情報及び次アドレスバス上の情報は、両方とも冗長カラムデコーダによりデコードされ、デコーダ出力のアドレス情報は冗長カラム経路に提供される。 - 特許庁