「arbiter」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To enable the regulation of the priority of bus use rights, without use of an arbiter, not only to be dynamically changed but also finely performed.例文帳に追加

本発明では、バス使用権の優先度の調整を、アービタによらず、動的に変更することができ、かつ、細かく調整できることを目的とする。 - 特許庁

A request issued from a CPU 120a is output from a local arbiter 113 through a CPU bus 130a and a CPU issued request queue 112a.例文帳に追加

ＣＰＵ１２０ａから発行されたリクエストは，ＣＰＵバス１３０ａ，ＣＰＵ発行リクエストキュー１１２ａを介し，ローカルアービタ１１３から出力される。 - 特許庁

When none of buses whose user are requested are used at that time, a bus use request signal Sr is transmitted to a bus arbiter BA0.例文帳に追加

使用を要求された全てのバスがこの時点で使用されていなければ，バス使用要求信号Ｓｒをバス・アービタＢＡ０に向けて送出する。 - 特許庁

In the arbiter device 100, the execution sequence of DMA is determined while viewing the DMA execution start request time, and the DMA is executed according to the sequence.例文帳に追加

アービタ装置１００では、ＤＭＡ実行開始要求時刻を見ながらＤＭＡの実行順序を決定し、この順序に従ってＤＭＡが実行される。 - 特許庁

The device has: a first bus master 40, a first bus slave 5, and a first bus right arbiter 13 which are connected to a first bus 15; a second bus master 41, a second bus slave 24, and a second bus arbiter 28 which are connected to a second bus 16; and a bus bridge circuit 2 for connecting the first bus and the second bus.例文帳に追加

第１のバス１５に接続される第１のバスマスタ４０、第１のバススレーブ５及び第１のバス権調停回路１３と、第２のバス１６に接続される第２のバスマスタ４１、第２のバススレーブ２４及び第２のバス調停回路２８と、第１のバスと第２のバスを接続するバスブリッジ回路２とを有する。 - 特許庁

Only after receiving the signal /QACK from the CPU 201, the power-saving compatible circuit 222 sends a signal /REQ to a PCI bus arbiter 219 instead of the general-purpose I/O LSI 221, and if a bus access right is allowed after arbitration, a signal /GRT is sent from the PCI bus arbiter 219 to the general-purpose I/O LSI 221.例文帳に追加

節電対応回路２２２はＣＰＵ２０１から信号／ＱＡＣＫを受け取って初めて汎用Ｉ／Ｏ ＬＳＩ２２１に代わってＰＣＩバスアービタ２１９に信号／ＲＥＱを送り、調停後にバスアクセス権が許諾されるときには信号／ＧＲＴがＰＣＩバスアービタ２１９から汎用Ｉ／Ｏ ＬＳＩ２２１に送られる。 - 特許庁

In the arbitration method of the shared bus using the urgent channel, when an urgent request signal is transmitted to an arbiter along with a bus usage request signal from an urgent master among many masters, a bus occupation signal is transmitted to the master transmitting the urgent request signal to the arbiter, to grant the usage authority of the shared bus.例文帳に追加

緊急チャンネルを用いた共有バス仲裁方法において、多数のマスタのうち緊急を要するマスタからバス使用要求信号と共に緊急要求信号をアービタに送出したとき、前記アービタで緊急要求信号を送ったマスタにバス占有信号を伝送して共有バスの使用権限を付与する。 - 特許庁

To provide a multi-port memory in which data can be written preferencially in either one of ports with small number of additional elements without requiring an arbiter circuit whose circuit configuration is complex.例文帳に追加

回路構成が複雑な調停回路を必要とせず、少ない追加素子により書き込みデータをどちらかに優先させることができるマルチポートメモリを提供する。 - 特許庁

The arbiter 106 arbitrates the output of packets according to priority levels of reservation registers 120 to 121, buffer state registers 118 to 119, and queues 116 to 117.例文帳に追加

アービタ１０６は、予約レジスタ１２０〜１２１およびバッファ状態レジスタ１１８〜１１９ならびにキュー１１６〜１１７の優先順位に基づきパケットの出力調停を行う。 - 特許庁

The bus arbiter assigns a first tier weight to each of the processors in a first tier, and a second tier weight to each of the processors in a second tier.例文帳に追加

バスアービタは、第１の層内のプロセッサの各々に対して第１の層の重みを割り当て、第２の層内のプロセッサの各々に対して第２の層の重みを割り当てる。 - 特許庁

When a bus use-right is imparted to an RT system device (1) 18A by a bus arbiter 30A, the RT system device (1) 18A is operated as a bus master device on an RT bus 18.例文帳に追加

バスアービタ３０ＡによってＲＴ系デバイス １８Ａにバス使用権が付与された場合、ＲＴ系デバイス １８Ａは、ＲＴバス１８上でのバスマスタデバイスとして動作する。 - 特許庁

To provide a simple-structured exclusive right arbiter that ensures performance dynamically responsive to arbitration requests by various priority transition algorithms and a system status.例文帳に追加

多様な優先度遷移アルゴリズムによる調停要求と、システム状況に動的に反応したパフォーマンスを得ることができる単純な構成の占有権調停装置を得る。 - 特許庁

A bus arbiter 3, when a plurality of master devices make bus use requests, decides a master device to which a bus use right is given according to fixedly determined priority.例文帳に追加

バスアービタ3は、複数のマスタ装置がバス使用要求があった場合、固定的に定められている優先順位に従ってバス使用権を与えるマスタ装置を決定する。 - 特許庁

The bus masters 2-i (1≤i≤4) output a bus use request including information on the number of unit buses requested to be used to a bus arbiter 1 at the time of making the bus use request.例文帳に追加

バスマスタ２−ｉ（１≦ｉ≦４）は、バス使用要求時、使用要求する単位バスの数に関する情報を含むバス使用要求をバスアービタ１に出力する。 - 特許庁

The right to access an output bus is controlled through minimum control signal lines without using any external arbiter LSI and the switching of the bus master can be arbitrated fast.例文帳に追加

外部アービタＬＳＩを使用しないで出力バスのアクセス権を最小限の制御信号線により制御し、バスマスタの切替を高速に調停することができる。 - 特許庁

To this bus arbiter 50, a use-of-bus request signal signal 22a and a use-of-bus enable signal 22b from a PCI bus 101 and a device connected to the bus 10 are connected.例文帳に追加

バスアービタ５０にはＰＣＩバス１０と、ＰＣＩバス１０に接続されるデバイスからのバス使用要求信号２２ａ、バス使用許可信号２２ｂとが接続される。 - 特許庁

Clients 2A-2H are disposed in the lowest hierarchy of a tree structure, and a sub-arbiter to arbitrate between two clients in the hierarchy or between sub-arbiters is disposed in the tree structure.例文帳に追加

ツリー構造の最下層にクライエント２Ａ〜２Ｈを配置し、その階層にある２つのクライエント又はサブアービターの調停を行うサブアービターをツリー構造に配置する。 - 特許庁

Since a detection result of coincidence with the retrieval condition is wired OR and inputted in the arbiter part 24 by every row in the tag part 12, hardware structure is facilitated.例文帳に追加

タグ部１２では、各ロウごとに、検索条件との一致検出結果をワイヤード・オアしてアービタ部２４に入力するため、ハードウェア構成を簡略化することができる。 - 特許庁

In conventional constitution, this bus hold circuit includes a sense circuit 30 and an arbiter circuit 40 which stop an overvoltage from affecting a latch inverter.例文帳に追加

本発明によるバス・ホールド回路は、従来の構成に加えて、過電圧がラッチ・インバータに影響することを阻止する感知回路（３０）と仲裁回路（４０）とを含む。 - 特許庁

An arbiter 2 gives the right to use a bus to a clock control circuit 3 with arbitration priority even when a request for the bus is asserted simultaneously from another peripheral circuit.例文帳に追加

アービタ２は、他の周辺回路から同時にバス・リクエストがアサートされていても、アービトレーションの優先度が最優先になっているクロック制御回路３にバスの使用権を与える。 - 特許庁

A software side is a multitask OS and has master device control properties as properties of tasks and a kernel controls the bus arbiter by referring to the property values during task transition.例文帳に追加

ソフト側＝マルチタスクＯＳであり、タスクの属性として物理アドレス管理属性を有し、カーネルがタスク遷移の際に上記属性値を参照してバスアービタを制御。 - 特許庁

This architecture uses three programmable command areas, in other words, firmware programmable instruction stacks connected to an arbiter through a grant signal line and a request signal line.例文帳に追加

本発明は、グラント信号線およびリクエスト信号線を介してアービタに接続される３つのプログラマブルコマンドエリア、すなわちファームウェアプログラマブル命令スタックを利用する。 - 特許庁

To simplify a graphics processing system by connecting plural graphics plotting LSIs to one bus, to eliminate the need for an external bus arbiter circuit, and to arbitrate a bus master.例文帳に追加

複数グラフィックス描画ＬＳＩを一つのバスに接続してグラフィック処理システムを簡素化し、外部バスアービタ回路を必要とせず、且つ、バスマスタの調停を行う。 - 特許庁

The DMA execution start request time is obtained by subtracting the required time of DMA transfer from the DMA execution end request time, and transferred to an arbiter device 100.例文帳に追加

ＤＭＡ実行開始要求時刻は、ＤＭＡ実行終了要求時刻からＤＭＡ転送の所要時間を差し引いて得られ、アービタ装置１００に転送される。 - 特許庁

An arbiter 17 determines a bus master to be permitted in accordance with requests of data transfer with a DRAM 3 which are outputted from the CPU interface 11 and respective DMACs 26 to 28.例文帳に追加

アービタ１７はＣＰＵインタフェース１１及び各ＤＭＡＣ２６〜２８からのＤＲＡＭ３との間のデータ転送の要求に応じて許可するバスマスタを決定する。 - 特許庁

In a memory access control circuit, an arbiter 4 (transaction detection means) detects that a transaction from a bus master (the latency sensitive master) which influences the performance by latency has been registered in a queueing buffer 5, and the arbiter 4 (processing sequence change means) processes this transaction prior to transactions queued in advance.例文帳に追加

本発明のメモリアクセス制御回路は、アービタ４（トランザクション検知手段）が、レイテンシィによりバフォーマンスに影響を与えるバスマスタ（レイテンシセンシティブなマスタ）からのトランザクションがキューイングバッファ５に登録されたことを検知し、アービタ４（処理順序変更手段）が、当該トランザクションを先行してキューイングされているトランザクションに優先して処理する。 - 特許庁

An arbiter 103 (arbitration section) processes read/write of a digital signal between a first and a second recording media, and among first, second, third coding/decoding sections and a memory in time-multiplexed manner.例文帳に追加

アービタ（調停部）１０３は、第一および第二の記録メディア、第一、第二および第三の暗号復号部、およびメモリとの間でディジタル信号の書き込み読出しを時分割に処理する。 - 特許庁

To provide an arbiter equipment capable of preventing a processing speed form being lowered, even if the number of clients increases when arbitrating requests for one resource from plural clients, and a method for arbitration.例文帳に追加

１つの資源に対する複数のクライエントからの要求を調停する際に、クライエント数が増大しても、処理速度の低下が防げるようにしたアービタ装置及び方法を提供する。 - 特許庁

To allow an arbiter in a switch matrix system to arbitrate multiple bus transaction requests in a single bus frequency clock cycle, by operating at a frequency greater than the bus frequency.例文帳に追加

スイッチマトリクスシステム内のアービターは、バス周波数より大きい周波数で動作することにより、単一のバス周波数クロックサイクルにおける複数のバストランザクションリクエストを調停する。 - 特許庁

An indicator designating a multi-cycle request is provided to a slice arbiter, and if a multi-cycle request is present, only one slice (first slice) is granted its associated bus.例文帳に追加

マルチサイクル要求であることを示す標識が、スライス・アービタに提供され、もしマルチサイクル要求がある場合は、１つのスライス（第1のスライス）だけが、その関連するバスを許可される。 - 特許庁

An arbiter 233 controlling bus-use right, to deliver bus-use right on the CPU bus 221 to bus masters, monitors request from each bus master and delivers the bus-use right on the basis of predetermined priority.例文帳に追加

バス権を管理するアービタ２２３は、ＣＰＵバス２２１上のバスマスタにバス権を与えるために、各バスマスタのリクエストを監視し、所定の優先順位を基にバス権を渡す作業を行う。 - 特許庁

The second mask part is not made into a closed state (0) unless output of the second comparator 33 is 0 even if cancellation (BG=0) of the bus access permission notification is accepted from the arbiter body.例文帳に追加

第２マスク部は、アービタ本体からバスアクセス許可通知の解消（ＢＧ＝０）を受け付けても、第２比較器２３の出力が０にならない限りクローズ（０）にされることはない。 - 特許庁

A processing progress sequence computing means in the arbiter 108 computes the sequence of the delayed encoding circuits based on the result of the processing progress information comparing means.例文帳に追加

アービタ１０８内の処理進捗順序算出手段は、処理進捗情報比較手段での比較結果に基に、処理進捗が遅れている順の符号化回路の順序を算出する。 - 特許庁

When multiple processors request access to the bus, the bus arbiter grants bus access to the processor with the highest weight in the highest tier among the processors requesting the bus access.例文帳に追加

複数のプロセッサがバスへのアクセスを要求する場合、バスアービタは、バスアクセスを要求するプロセッサのうち、最高次の層内の最も大きな重みを有するプロセッサへのバスアクセスを許可する。 - 特許庁

A memory bus multiplexer is connected between a subsystem memory bus and the each DMA controller, and is set to make all DMA controllers control the respective memory buses, using an arbiter.例文帳に追加

メモリバスマルチプレクサは、サブシステムメモリバスと各ＤＭＡコントローラとの間に結合され、アービタを用いて、如何なるＤＭＡコントローラもメモリバスを制御可能なようにメモリバスマルチプレクサを設定する。 - 特許庁

A processing progress information input means in an arbiter 108 inputs progress information which shows the progress of image processing performed by each encoding circuit using the frame memory 107.例文帳に追加

アービタ１０８内の処理進捗情報入力手段は、各符号化回路がフレームメモリ１０７を用いて行なう画像処理の進捗を示す進捗情報を入力する。 - 特許庁

To efficiently control a bus without correcting any circuit at an IP macro or a bus arbiter side in a system in which a plurality of functional blocks can perform access through a bus to a common resource.例文帳に追加

複数の機能ブロックがバスを介して共通の資源にアクセス可能なシステムにおいて、ＩＰマクロやバスアービター側の回路を修正することなく、バスを効率的に制御すること。 - 特許庁

The bus arbitration system saves on switching power by the clock signal by disabling the clock signal used by the plurality of bus masters until permission is granted from the arbiter.例文帳に追加

アービタから許可されるまで、複数のバスマスタに利用されるクロック信号をディセーブルさせることによって、クロック信号によるスイッチング電力を節減するバス仲裁システムである。 - 特許庁

Each of the plurality of cache memories 21 includes an illegality detection circuit 24 which compares information in the tag storage information 22 with the access request from the arbiter circuit 13 to detect illegal access.例文帳に追加

複数のキャッシュメモリ２１はそれぞれ、タグ格納部２２の情報と、アービタ回路１３からのアクセス要求とを比較して、違反アクセスを検出する違反検出回路２４を含む。 - 特許庁

This bus arbiter can program freely many bus occupation rates (or the number of times of the occupancy of a bus ) to many bus masters to prevent the inconsistency of the value about the bus occupation rates.例文帳に追加

発明のバスアービターは、多数本のバスマスタに対してバス占有率（又はバス占有回数）を自由にプログラムすることができ、バス占有率に関する値の食い違いを防止する。 - 特許庁

To properly impart an access right in a bus access controller 1 called a bus request arbiter, selectively connecting a plurality of input/output circuits to a CPU or the like.例文帳に追加

バス・リクエスト・アービタと称され、複数の入出力回路を選択的にＣＰＵなどに接続するようにしたバスアクセス制御装置１において、適切にアクセス権を付与するようにする。 - 特許庁

Regional reference sites can fulfill a dual role as the arbiter of regionally attainable biological performance and as an upstream reference for determining the significance of any longitudinal changes.例文帳に追加

地域参照地点は，地域で達成可能な生物学的実績の規範として，また，縦断的変化の有意性を決定するための上流の参照として，2つの役割を果たしうる。 - 英語論文検索例文集

To provide an arbitration system that ensures a large capacity of a device even when an inexpensive processor with low processing capability is employed for an arbiter circuit and can efficiently accommodate a plurality of priority classes.例文帳に追加

アービタ回路に安価な低処理能力のプロセッサを用いる場合でも装置の大容量化を図り、複数の優先度別クラスを効率よく収容可能な調停方式を提供する。 - 特許庁

Then a cache increasing/decreasing process unit 26 sets the range of indexes to be invalidated according to the "current size" and the "size after change" and requests an arbiter 24 to invalidate the corresponding indexes.例文帳に追加

すると、キャッシュ増減処理ユニット２６は、“現在のサイズ”と“変更後のサイズ”とに応じて、無効化するインデックスの範囲を設定するとともに、アービタ２４に対して、該当するインデックスの無効化を要求する。 - 特許庁

An encryption decoding module A50 and an encryption decoding module B60 for obtaining permission which accesses shared memory 40 from an arbiter 80, enciphers data and it is made to hold to the shared memory 40.例文帳に追加

この要求を受けた後、アービタ８０から共有メモリ４０にアクセスする許可を受けた暗号復号モジュールＡ５０および暗号復号モジュールＢ６０はデータを暗号化して共有メモリ４０に保持させる。 - 特許庁