| 例文 |
arithmetic processingの部分一致の例文一覧と使い方
該当件数 : 3544件
To provide a multiplication circuit on an finite field enabling fast arithmetic processing by reducing the number of clocks to be required for arithmetic in multiplication on the finite field.例文帳に追加
有限体上の乗算において、演算に必要となるクロック数を減少させることにより、高速な演算処理を可能とする有限体上の乗算回路を提供する。 - 特許庁
A DES arithmetic circuit 210 performs given arithmetic processing M times (for example, 8 times) to generate n-th intermediate converted data on the basis of the input data of an n-th data block.例文帳に追加
DES演算回路210は、第nのデータブロックの入力データに基づいて、所与の演算処理をM回(例えば8回)行って第nの中間変換データを生成する。 - 特許庁
A parallel processing mechanism 14 constituted of plural arithmetic elements 400 arrayed in a plural lines and columns is provided with a data bus 17 for transferring data to an arithmetic element 400.例文帳に追加
複数の行及び列に配列された複数の演算素子400からなる並列処理機構14に、演算素子400にデータ転送を行うデータバス17が設けられている。 - 特許庁
When judging that floating point type data to be used for the floating point arithmetic are non-numbers, the CPU 12 performs backup processing substituted for the floating point arithmetic.例文帳に追加
CPU12は、浮動小数点演算に用いられる浮動小数点型データが非数である旨を判定したとき、同浮動小数点演算に代わるバックアップ処理を実施する。 - 特許庁
To provide a decoding apparatus and method and an information processing apparatus and method for using a circuit or a computer to easily obtain an arithmetic result of a message from a check node to a variable node in the case of realizing the arithmetic operation in a logarithmic region of a message passing algorithm.例文帳に追加
メッセージパッシングアルゴリズムの対数領域での演算の実現に際し、チェックノードから変数ノードへのメッセージの演算結果を、回路又は計算機により容易に求める。 - 特許庁
To obtain an adaptive antenna receiver where a processing load on an arithmetic circuit is reduced by markedly reducing the arithmetic quantity of an adaptive update algorithm for calculating an antenna weight coefficient.例文帳に追加
アンテナ重み係数を算出するための適応更新アルゴリズムの演算量の大幅な削減を図って、演算回路の処理負荷を軽くした適応アンテナ受信装置を得る。 - 特許庁
Thus, the optical axis deviation of the image pickup part is calculated from the image picked up by the image pickup part 1 by the arithmetic part 3 without coordinate transformation, an arithmetic load is reduced and a processing speed is accelerated.例文帳に追加
これにより、演算部3が撮像部1の撮像した画像から、座標変換せずに撮像部の光軸ずれを算出し、演算負荷を小さくして処理速度を向上させる。 - 特許庁
To provide an electronic computer, wherein the sequence of the arithmetic processing of the pertinent formula and the arithmetic result of each sequence can be confirmed in a state where an original formula is displayed as it is.例文帳に追加
電子計算機において、元の数式を表示させたままの状態で、当該数式を演算処理する順番およびその順番毎の演算結果を確認可能にする。 - 特許庁
Moreover, a high speed convolution encoding processing is realized by constituting communication equipment which is provided with a convolution code arithmetic device using the exclusive OR arithmetic unit.例文帳に追加
さらに、上記排他的論理和演算装置を用いた畳み込み符号演算装置を備えた通信装置を構成することにより、高速な畳み込み符号化処理を実現できる。 - 特許庁
A correlation arithmetic processing section 20 executes a correlation arithmetic operation between data of the reference phase signal acquired from an FFT circuit 13 and data stored in the reference phase signal data storage section 21.例文帳に追加
相関演算処理部20は、FFT回路13から取得した基準位相信号のデータと基準位相信号データ記憶部21に記憶されているデータとの相関演算を実行する。 - 特許庁
To provide an arithmetic unit performing saturation process that can reduce a delay time relating to an arithmetic process and a saturation process to increase the processing speed.例文帳に追加
本発明は、飽和処理を行う演算装置において演算処理と飽和処理とに関係する遅延時間を低減し、処理の高速化を図ることが可能な演算装置を提供する。 - 特許庁
In the plurality of search ranges not overlapped with each other in main scanning, memories 153a-153d for arithmetic result preservation are respectively separately provided for the common arithmetic processing part 152.例文帳に追加
主走査において互いに重ならない複数個のサーチ範囲においては、共通の演算処理部152に対して、演算結果保存用メモリ153a〜153dを、それぞれ別個に設ける。 - 特許庁
An arithmetic process part 601 reads the images from the storing parts 602 and 603 from one that is finished with the writing operation, and it executes an arithmetic process for applying predetermined image processing.例文帳に追加
演算処理部601は、記憶部602,603のうち、書き込み動作が終了したものから画像を読み出し、所定の画像処理を施すための演算処理を実行する。 - 特許庁
To provide a multiple arithmetic circuit capable of performing the miniaturization and simplification of a circuit scale, and the reduction of manufacturing costs and operation costs, and the sufficient quickening of an arithmetic processing speed.例文帳に追加
回路規模の小型化・簡略化、製造コストおよび運転コストの低廉化、並びに演算処理速度の十分な高速化を全て図ることができる倍数演算回路を提供する。 - 特許庁
In an image forming apparatus 2C, when the variation coefficient K or the like is received (S109), arithmetic operation is performed (S110), an arithmetic result is stored (S111) and displayed on the UI section (S112), and processing is finished.例文帳に追加
画像形成装置2Cでは、変動係数K等を受信すると(S109)、演算し(S110)、演算結果を記憶し(S111)、UI部に表示し(S112)、処理を終了する。 - 特許庁
To provide an instruction scheduling method satisfying execution performance (a frequency, or the number of execution cycles) required by a user, and reducing cost by arithmetic processing speed and a use frequency of an arithmetic operator.例文帳に追加
ユーザに求られた実行性能(周波数、実行サイクル数)を満たし、演算器の使用数および演算処理速度によるコストを削減する命令スケジューリング方法を提供する。 - 特許庁
To provide an arithmetic processor allowing improvement of processing speed with a simple configuration without drastically increasing a circuit scale or a wiring resource, and capable of various kinds of arithmetic operations.例文帳に追加
回路規模や配線資源を大幅に増加することなく、簡易な構成で処理速度を向上させることができるとともに、多種類の演算が可能である演算処理装置を提供する。 - 特許庁
When j>0, arithmetic processing results obtained up to operation (j-1) are transmitted/ received between the APUs of the ID numbers N, N' in addition to the arithmetic processing results obtained by respective APUs at the time of operation (i).例文帳に追加
この際,j>0なるjに対しては,操作iの際に,識別番号N,N’の演算処理装置間で各演算処理装置による演算処理結果に加えて操作(j−1)までで得られた演算処理結果を送受信する。 - 特許庁
Since the data of the adhered state in an inside surface 1a can be precisely inputted to an arithmetic processing part at once, the automatic inspection can be performed with a small arithmetic processing quantity.例文帳に追加
このため、撮像装置4からは、一度にかつ正確に内周面1aにおける接着状態のデータを演算処理部に対して入力することができるため、少ない演算処理量により自動検査を行うことが可能になる。 - 特許庁
To provide a device and a method for processing information and an arithmetic unit, with which a system can be efficiently operated, concerning the device and the method for processing information and the arithmetic unit for performing transaction retry.例文帳に追加
トランザクションリトライを行なう情報処理装置及び情報処理方法並びに演算装置に関し、システムを効率よく運用できる情報処理装置及び情報処理方法並びに演算装置を提供することを目的とする。 - 特許庁
A data selection part 11 in an image processing section 4 reads the DCT data stored in the image memory section 3, DCT data larger than a threshold value are selected and sent to a data arithmetic operation section 12, and the data arithmetic operation section 12 performs a given processing.例文帳に追加
画像処理部4のデータ選択部11では、画像記憶部3に格納されたDCTデータを読み込み、閾値以上のDCTデータを選択してデータ演算部12に送り、データ演算部12で所定の処理を行なう。 - 特許庁
To provide an arithmetic processing unit and method which can use a memory device of a single port having a transfer speed equivalent to that of the arithmetic processing unit and can reduce a cycle invalidated at the time of execution of a condition branching instruction.例文帳に追加
演算処理装置と同等の転送速度を持つシングルポートのメモリ装置を用いることができ、また、条件分岐命令実行時に無効となるサイクルを削減することができる演算処理装置及び方法を提供すること。 - 特許庁
Because the transition point of the amplitudes of the signals A and B can be sharply obtained by performing the arithmetic processing of the signals A and B by an arithmetic processing circuit to obtain the square sum, the positions of the reflective part and the non-reflective part of the scale are discriminated using a threshold L.例文帳に追加
信号A、Bを演算処理回路により演算して二乗和を求めると、信号A、Bの振幅の変化点が急峻に得られるので、閾値Lを用いてスケールの反射部と非反射部の位置を識別する。 - 特許庁
To provide a sensorless controller of a brushless motor in which arithmetic processing can be performed even if high cost CPU is not used, and furthermore which is not required to change an arithmetic processing program even if the brushless motor to be controlled is changed.例文帳に追加
高コストのCPUを使用しなくても、演算処理を行うことが可能で、しかも、制御対象のブラシレスモータが変わっても、演算処理プログラムを変更する必要がないブラシレスモータのセンサレス制御装置を提供する。 - 特許庁
In a position calculation device 1, first arithmetic processing for calculating at least a position of a mobile object is executed by a first arithmetic processing part 5 by using a measurement result of an inertia positioning unit 2 installed in the mobile object.例文帳に追加
位置算出装置1において、移動体に設置された慣性測位用ユニット2の計測結果を用いて、少なくとも移動体の位置を演算する第1の演算処理が第1の演算処理部5により実行される。 - 特許庁
The integrated circuit is an image processing part 1003 as an integrated circuit for image processing, which performs plural image processes, is equipped with a central arithmetic processing unit 113 and various image processing units 104 to 109, and the central arithmetic processing unit 113 performs processes prescribed for the image processing units 104 to 109 by using a memory 118 present outside the integrated circuit.例文帳に追加
複数の画像処理を行う画像処理用の集積回路としての画像処理部1003であって、中央演算処理ユニット113と、各種画像処理ユニット104〜109と、を備え、中央演算処理ユニット113は、該集積回路の外部に存在するメモリ118を用いて、各種画像処理ユニット104〜109に規定された処理を行う。 - 特許庁
And whether or not the arithmetic processing is normally performed is decided by collating an answer Ak set to the arithmetic problem Qk with its arithmetic result Mk and a run pulse flag RPFLG is replaced based on its decision result.例文帳に追加
そして、その演算問題Qkに対して設定されている答えAkとその演算結果Mkとを照合することで、演算処理が正常に実行されたか否かを判定し、その判定結果に基づいてランパルスフラグRPFLGを切り替える。 - 特許庁
A CPU 11 of an ECU 10 records arithmetic operation data in a temporary recording area 21 by performing the arithmetic operation based on a detecting result by various sensors 31 to 39 detecting various states in a vehicle in various arithmetic operation processing.例文帳に追加
ECU10のCPU11は、各種演算処理にて、当該車両における各種状態を検出する各種センサ31〜39による検出結果に基づく演算を実施し、この演算データを一時記録領域21に記録させる。 - 特許庁
This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加
シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁
In the decoding apparatus 100, surviving path calculation processing units 110-1, 110-2 calculate surviving paths by performing add compare select (ACS) arithmetic operations from ACS arithmetic starting points different from each other and a trace-back processing unit 130 performs trace-back processing on the basis of the surviving paths obtained by the surviving path calculation processing units 110-1, 110-2.例文帳に追加
復号装置100において、生き残りパス算出処理部110−1,2が、互いに異なるACS演算スタートポイントからACS演算することにより生き残りパスを算出し、トレースバック処理部130が、生き残りパス算出処理部110−1,2で得られた生き残りパスに基づいてトレースバック処理を行う。 - 特許庁
To provide an image decoding apparatus capable of performing arithmetic coding/decoding processing, performing a plurality of different decoding processes following the arithmetic coding/decoding processing through pipeline processing for a predetermined data unit, and further performing image decoding processing with a little buffer memory capacity without rupture.例文帳に追加
算術符号復号化処理を行えると共に、算術符号復号化処理後に続く複数の別の復号化処理を所定のデータ単位でパイプライン処理することができ、しかも少ないバッファメモリ容量にて画像の復号化処理を破綻させることなく行える画像復号化装置を提供することである。 - 特許庁
The network camera is provided with a zoom means, a video image rotation means by numerical arithmetic processing, and a video image segmentation means, and the network camera zooms an object in a WIDE direction by an amount in response to a tilt correction angle and images the object, and applies rotation processing employing the numerical arithmetic processing and rectangle region segmentation processing to the obtained video image.例文帳に追加
ネットワークカメラにズーム手段と、数値演算処理による映像回転手段と、映像切り出し手段を設け、傾き補正角度に応じた量だけWIDE方向にズームさせて撮像し、得られる映像に対して数値演算処理による回転処理と、矩形領域の切り出し処理を行う。 - 特許庁
The integrated circuit includes: a processor; an arithmetic circuit group including a plurality of arithmetic units and connection paths interconnecting the arithmetic units in a connection revisable way; exclusive hardware with parameters capable of revising processing specifications through parameter setting, and an inter-module interface for interconnecting the processor, the arithmetic circuit group, and the exclusive hardware with the parameter.例文帳に追加
集積回路は、プロセッサと、複数の演算器と該演算器間を変更可能に接続する接続経路とを含む演算回路群と、パラメータ設定により処理仕様を変更できるパラメータ付専用ハードウェアと、該プロセッサ、該演算回路群、該パラメータ付専用ハードウェアを互いに接続するモジュール間インターフェースを含む。 - 特許庁
The dual system arithmetic processing unit comprises: CPUs 21 and 22 constituting the dual system; buses 29a and 29b for transmitting arithmetic data of the respective CPUs 21 and 22 of the systems on the basis of a bus cycle; dual system storage devices 24 and 25 for storing the respective arithmetic data of the systems; and a verification logic part 23 for comparing the arithmetic data of the systems.例文帳に追加
2重系演算処理装置は、2重系を構成するCPU21,22と、各系のCPU21,22の演算データをバス周期に基づいて伝送するバス29a,29bと、各系の演算データを記憶する2重系の記憶装置24,25と、両系の演算データを比較する照合論理部23とを備えている。 - 特許庁
A CPU 25 has a memory 26, sets the threshold level by performing arithmetic processing according to arithmetic conditions, based on a detection signal level in the detected or non-detected state of an object to be detected in a setting mode, and performs arithmetic processing according to the arithmetic conditions based on the detection signal level stored in the memory 26 in a resetting mode for setting the threshold level.例文帳に追加
CPU25はメモリ26を備え、設定モード時に被検出物の検出状態又は非検出状態における検出信号レベルを元に演算条件に従って演算処理してしきい値レベルを設定し、再設定モード時にメモリ26に記憶された検出信号レベルを元に演算条件に従って演算処理してしきい値レベルを設定する。 - 特許庁
To provide an arithmetic unit and its calculation method for executing an operation by reconfigurable hardware, for reducing the processing time for an operation, having a heavy processing load and including a condition branch, and for improving a processing speed even if there is the condition branch in a loop performing repeated arithmetic operations.例文帳に追加
繰り返し演算処理を行うループ内に条件分岐が存在しても、再構成可能なハードウェアにより演算を実行することができ、条件分岐を含む処理負荷の重い演算の処理時間を短縮でき、処理速度を向上できる演算装置及びその演算方法を実現する。 - 特許庁
A multi-variable transmitter which inputs a plurality of physical quantity signals detected by a process to execute arithmetic processing has a microprocessor means which executes processing for obtaining data from a sensor at each time and executes the arithmetic processing in a time-division manner.例文帳に追加
プロセスより検出される複数の物理量信号を入力して演算処理を実行する多変数伝送器において、センサからのデータ取得処理を毎回実行すると共に、前記演算処理を時分割的に実行するマイクロプロセッサ手段を備えたことを特徴とする多変数伝送器。 - 特許庁
The auction system includes the bidding machine, a receiver for receiving the auction bidding information from the bidding machine, a central processing unit for performing arithmetic processing of the auction bidding information received by the receiver, and a display device for displaying an arithmetic operation result by the central processing unit in real time.例文帳に追加
上記の入札機と、当該入札機からのセリ入札情報を受信する受信機と、受信機が受信したセリ入札情報を演算処理する中央処理装置と、中央処理装置による演算結果をリアルタイムに表示する表示装置を備えるセリシステム。 - 特許庁
The MIMO processing section 601 performs correction arithmetic processing based on a channel matrix on each transmission-target signal so as to cancel a component of the unnecessary wave received by an antenna 236, and the modulation functional section 8300 performs modulation processing using a signal after correction arithmetic operation.例文帳に追加
MIMO処理部601は、各送信対象信号に対して、アンテナ236で受信される不要波の成分が相殺されるように、チャネル行列に基づく補正演算処理を行ない、変調機能部8300は補正演算後の信号で変調処理を行なう。 - 特許庁
When determined as the execution subject of the arithmetic processing, the sequential arithmetic processing unit 54 reads the image data of the processing target from the RAM 53 by a DMA (Direct Memory Access) part, performs calculation to the image data, and sends the image data after the calculation to the RAM 53 by the DMA part.例文帳に追加
逐次演算処理部54は、演算処理の実行主体として決定された場合、処理対象の画像データをDMA部によりRAM53から読み出し、画像データに対して演算を行い、演算後の画像データをDMA部によりRAM53に送る。 - 特許庁
The data structure of each kind of data to be used by a control application and the relevance (link information) of the data is defined as data definition information 109, and a processing such as an arithmetic processing A and an arithmetic processing B is executed by the control application based on the indication of start management information 120.例文帳に追加
制御アプリケーションで使用する各種データのデータ構造及びデータの関連性(リンク情報)をデータ定義情報109として定義し、起動管理情報120の指示に基づいて制御アプリケーションによる演算処理A、演算処理B等の処理を実行する。 - 特許庁
A main body side control part 171 performs to the interchangeable lens 200 a transmission request of estimation information related to a predetermined time determined based on a timing of each arithmetic processing and a reception timing of the estimation information, and a drive request for controlling each member based on an arithmetic result of each arithmetic processing.例文帳に追加
本体側制御部171は、各演算処理のタイミングと、予測情報の受信タイミングとに基づいて決定された所定時間に係る予測情報の送信要求と、各演算処理による演算結果に基づいて各部材を制御するための駆動要求とを交換レンズ200に行う。 - 特許庁
A featured value contribution exponential arithmetic means performs correlation arithmetic processing to calculate correlation, and calculates the degree of contribution to the increase of correlation in previous correlation arithmetic processing about each featured value of a featured value model, and searches a contribution exponential based on a value calculated by accumulating the calculated degree of contribution.例文帳に追加
特徴量貢献指数算出手段は、相関度を求める相関度演算処理を行った後、特徴量モデルの各特徴量について、直前の相関度演算処理における相関度の増加への貢献度を算出し、算出された貢献度を累積した値に基づいて貢献指数を求める。 - 特許庁
The encryption processing apparatus 1 uses a processor 30 performing encryption through encryption processing adopting the KPS system to perform a matrix arithmetic operation (multiplication between an execution ID and a secrecy algorithm) to calculate a common key and to omit a matrix arithmetic circuit and an input output function for the matrix arithmetic operation.例文帳に追加
暗号処理装置1は、KPS方式による暗号処理において、暗号化を行うプロセッサ30によって、共通鍵を算出するための行列演算(実行IDと秘密アルゴリズムとの乗算)を行い、行列演算回路および行列演算のための入出力機能を省略することとしている。 - 特許庁
The output of the CCD camera 2 is connected to an arithmetic processing part 3 having a memory for A/D converting the picked-up eyeground image and then temporarily storing the image and also having the other various arithmetic functions, and a monitor 4 for displaying an image, or the like, and an image database 5 for saving and managing image data are connected to the arithmetic processing part 3.例文帳に追加
CCDカメラ2の出力は、撮像された眼底像をA/D変換した後に一時記憶するメモリ及びその他種々の演算機能を有する演算処理部3に接続され、演算処理部3には、画像等を表示するモニタ4、画像データを保存、管理するための画像データベース5が接続されている。 - 特許庁
A detection period for fetching the outputs of acceleration sensors 1x-1z and detecting an acceleration by the detecting means 20 of an arithmetic processing part 2 is changed in setting by a detection period changing part 3, based on an action amount which is calculated on the basis of a detection acceleration by the arithmetic means 21 of the arithmetic processing part 2.例文帳に追加
演算処理部2の検出手段20が加速度センサ1x〜1zの出力を取り込んで加速度を検出する検出周期は、演算処理部2の演算手段21が検出加速度に基づいて演算す活動量に基づいて検出周期変更部3により変更設定される。 - 特許庁
The arithmetic part 58 operates filtering processing such as bilinear interpolation to the texture data based on the color information of the texels.例文帳に追加
演算部58は、テクセルのカラー情報にもとづいて、テクスチャデータに対するバイリニア補間などのフィルタリング処理を行う。 - 特許庁
According to a receive signal obtained by an ultrasonic probe 1, arithmetic operation for stereoscopic display is conducted by a synthetic processing part 5.例文帳に追加
超音波プローブ1にて得た受信信号に基き合成処理部5で立体表示のための演算処理をする。 - 特許庁
An arithmetic processing circuit acquires the image data 44 of the specified language, based on the positional information in the first data file.例文帳に追加
演算処理回路は、第1データファイル中の位置情報に基づき特定の言語の画像データ44を取得する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|