「arithmetic sequence」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The arithmetic encoding part 142 performs arithmetic encoding of a code sequence outputted from the variable-length encoding part 104.例文帳に追加

算術符号化部１４２は、可変長符号化部１０４から出力される符号列を算術符号化する。 - 特許庁

Coefficient data used for the convolution arithmetic operation are optimally established in response to the level data sequence in the case of carrying out the convolution arithmetic operation.例文帳に追加

この畳み込み演算の際、畳み込み演算に用いる係数データは各レベルデータ列に応じて最適に設定されている。 - 特許庁

This random number generator is provided with a first sequence generating part to generate a sequence with a first cycle, a second sequence generating part to generate a sequence with a second cycle and an arithmetic part to apply a prescribed arithmetic operation to the first and second sequences.例文帳に追加

乱数発生装置は、第１の周期を持つ数列を生成する第１の数列生成部と、第２の周期を持つ数列を生成する第２の数列生成部と、前記第１及び第２の数列に対して所定の演算を適用する演算部とを備える。 - 特許庁

To provide an electronic computer, wherein the sequence of the arithmetic processing of the pertinent formula and the arithmetic result of each sequence can be confirmed in a state where an original formula is displayed as it is.例文帳に追加

電子計算機において、元の数式を表示させたままの状態で、当該数式を演算処理する順番およびその順番毎の演算結果を確認可能にする。 - 特許庁

A syndrome value arithmetic section 120 calculates the syndrome value of a code word of an inner code sequence and the syndrome value of a code word of an external code sequence.例文帳に追加

シンドローム値演算部１２０は、内符号系列の符号語のシンドローム値と外符号系列の符号語のシンドローム値を演算する。 - 特許庁

A signal processing part 6 reads the data from the WorkRAM 16 in sequence and performs arithmetic processing.例文帳に追加

信号処理部６はＷｏｒｋＲＡＭ１６から順次データを読み出し、演算処理を行う。 - 特許庁

An arithmetic processing circuit 113 executes a converted program acquired by replacing a second instruction sequence same as or similar to a first instruction sequence with a call instruction in an unconverted program including the first instruction sequence and the second instruction sequence.例文帳に追加

演算処理回路１１３は、第１命令列と第２命令列を含む変換前プログラムのうち、第１命令列と一致又は近似する第２命令列が呼出命令に置換された変換後プログラムを実行する。 - 特許庁

A module arithmetic processing part 24 calls a module 3 and at the same time sets a sequence number 3 to a third place 26-3 of a sequence stack by using a sequence stack processing part 26 and executes processing of the module 3.例文帳に追加

モジュール演算処理部24が、モジュール3を呼び出すと共にシーケンススタック処理部26を用いてシーケンススタックの三番目26-3にシーケンス番号3を設定し、当該モジュール3の処理を実行する。 - 特許庁

To provide a sequence control system easily increasing the speed of arithmetic processing of a programmable controller.例文帳に追加

容易にプログラマブルコントローラの演算処理の高速化を図ることができるシーケンス制御システムを提供する。 - 特許庁

The calculation means performs RNS arithmetic operation for expressing a random number, in a random number sequence as RNS residue values (RNSRV).例文帳に追加

計算手段は、RNS算術演算を実行して乱数列中の乱数をRNS剰余値（RNSRV）として表す。 - 特許庁

A controller 1 is constituted of a CPU etc. to perform various arithmetic operation and sequence control of the camera.例文帳に追加

制御装置１はＣＰＵなどによって構成され、カメラの各種演算やシーケンス制御を行う。 - 特許庁

A branch metric arithmetic means includes: a serial arithmetic processing section which sequentially performs mathematical operation of a multi-bit digital signal; and a control section which adjusts the number of operation cycles thereof according to the bit width of the digital signal sequence, and the branch metric arithmetic means inputs the digital signal sequence to calculate a branch metric value.例文帳に追加

ブランチメトリック演算手段は、多ビットのディジタル信号の算術演算を逐次的に行うシリアル演算処理部と、その演算サイクル数をディジタル信号系列のビット幅に応じて調整する制御部とを含み、ディジタル信号系列を入力してブランチメトリック値を計算する。 - 特許庁

A FIFO type buffer 101 inputs and stores the information of vertexes as the object of an arithmetic operation and an instruction sequence index 107 for identifying the content of the arithmetic operation.例文帳に追加

ＦＩＦＯ型バッファ１０１は、演算の対象である頂点の情報と、演算の内容を識別する命令シーケンスインデクス１０７とを入力して記憶する。 - 特許庁

Various kinds of monitoring such as an internal of arithmetic or abnormality in the arithmetic result of the microcomputer 60 or sequence monitoring of data transmitted by the microcomputer 60, for example, can be performed.例文帳に追加

例えば、マイクロコンピュータ６０の演算のインターバルや演算結果の異常、マイクロコンピュータ６０が送信するデータのシーケンス監視等、様々な監視を行うことが可能となる。 - 特許庁

Moreover, an internal sequence signal from a sequence generating circuit 9 controls a switch 10 that selects a signal with a phase of ±45 degrees fed to the arithmetic circuit 5.例文帳に追加

また、シーケンス発生回路９からの内部シーケンス信号によって演算回路５に供給される±４５度の位相の信号を選択するスイッチ１０が制御される。 - 特許庁

For the received question bit sequence, a bit sequence is generated through the operation process of a shift register and a random-number arithmetic process circuit including exclusive OR(XOR).例文帳に追加

受信した質問ビット列に対して、シフトレジスタと排他的論理和（ＸＯＲ）を含む乱数演算処理回路で演算処理を施したビット列を生成する。 - 特許庁

Next, a fixed QP value (QP3) is determined by an iterative arithmetic such that the predictive generated code amount of the entire sequence matches a target code amount of the entire sequence.例文帳に追加

次に、シーケンス全体の予測発生符号量が、シーケンス全体の目標符号量に合致するように、固定ＱＰ値（ＱＰ３）を繰り返し演算により求める。 - 特許庁

To provide an arithmetic processing unit that applies equalization processing of a maximum likelihood sequence estimate type at a low operating speed to multi-value modulated reception data.例文帳に追加

多値変調された受信データに対して低い動作速度で最尤系列推定型の等化処理を行うこと。 - 特許庁

The function controlling part 6 reads data to be processed from a data storing part, and inputs the data to the pipe lined function arithmetic group (the pipe lined function arithmetic parts cascade- connected in the designated execution sequence), and the data of the arithmetic processed results from the pipe lined function arithmetic group are written in the data storing part 3.例文帳に追加

関数制御部６は、データ記憶部から処理すべきデータを読み出し、パイプラインド関数演算群（指定の実行順序で縦続接続されたパイプラインド関数演算部）に投入し、このパイプラインド関数演算群からの演算処理結果のデータをデータ記憶部３に書き込む。 - 特許庁

This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加

シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁

To provide an energy management system which can execute the sequence of arithmetic processing in consideration of the dependency of each background processing.例文帳に追加

各バッググランド処理の依存関係を考慮しながら演算処理のシーケンスを実行可能なエネルギー管理システムを実現する。 - 特許庁

This arithmetic circuit allows sequence of multiplication command and addition command to perform data-sensitive process at a high speed.例文帳に追加

この演算回路により乗算命令と加算命令の列に対して乗算—加算のデータ依存処理を高速で行えようになる。 - 特許庁

A correlator conducts dot product arithmetic operation between bits of a pseudo-noise sequence and respective data words of a data stream.例文帳に追加

本発明は、擬似ノイズシーケンスのビットとデータストリームのそれぞれのデータワード上でのドットプロダクト演算を行う相関器（correlator）を提供する。 - 特許庁

Furthermore, a sample sequence of a reproduction signal is obtained with high quantization resolution by an interpolation operation with an interpolation arithmetic circuit 4.例文帳に追加

さらに、補間演算回路４による補間演算により、高い量子化分解能にて再生信号のサンプル系列を得る。 - 特許庁

The major part of this invention introduces the null vector and the optimum sequence from a couple of matrices of P1/2 and Qα without the need for the matrix square arithmetic operation and the inverse matrix arithmetic operation.例文帳に追加

本発明の主要部分は、零化ベクトルおよび最適順序を、行列２乗演算や逆行列演算なしで、Ｐ^1/2およびＱ_αという行列のペアから導出することである。 - 特許庁

The method includes a step for performing RNS arithmetic operation to express a random number in a sequence as RNS residue values.例文帳に追加

この方法は、系列中の乱数をＲＮＳ剰余値として表現するために、ＲＮＳ算術演算を実行するステップを含む。 - 特許庁

A function controlling part 6 is provided between a main control part 1 and the pipe lined function arithmetic parts 5-1-5-N, and the pipe lined function arithmetic parts pine lined function arithmetic group) to be executed and the execution sequence are designated from the main control part 1 to the function controlling part 6.例文帳に追加

主制御部１とパイプラインド関数演算部５−１〜５−Ｎとの間に関数制御部６を設け、主制御部１より関数制御部６に対して実行すべきパイプラインド関数演算部（パイプラインド関数演算群）およびその実行順序を指定する。 - 特許庁

The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.例文帳に追加

本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁

To provide a sequence processing execution device for optimally allocating a program described by an SFC to a plurality of arithmetic devices.例文帳に追加

ＳＦＣで記述されたプログラムを、複数の演算装置に割り振る場合に最適な割り振りを行うことのできるシーケンス処理実行装置を得る。 - 特許庁

The image processing apparatus includes a plurality of arithmetic processing sections 4 and a cross-point section 3 that can optionally rearrange the sequence of a plurality of the arithmetic processing sections 4, so that an input signal sequentially receives predetermined processing by a plurality of the optionally rearranged arithmetic processing sections 4.例文帳に追加

本発明の画像処理装置は、複数の演算処理部４と、複数の演算処理部４の順番を任意に並び替え可能なクロスポイント部３とを備え、入力信号は任意に並び替えられた複数の演算処理部４で予め設定した処理が順次行われ出力することとした。 - 特許庁

In this sequence processing execution device, information about a combination of a plurality of steps when actually executing the program described by an SFC language on the arithmetic device inside the sequence processing execution device is held as active step combination information 142.例文帳に追加

活性ステップ組合せ情報１４２として、シーケンス処理実行装置内の演算装置上で、ＳＦＣ言語で記述されたプログラムを実際に実行した場合の複数のステップの組合せの情報を保持する。 - 特許庁

In such a case, prior to said processes, the despreading section 100, 200 performs arithmetic processing using a plurality of samples per chip of the spread signal sequence when despreading the inputted spread signal sequence.例文帳に追加

なお、これらの処理に先立って、逆拡散部１００、２００は、入力された拡散信号系列を逆拡散する際に、拡散信号系列の１チップあたり複数個のサンプルを用いた演算処理を行う。 - 特許庁

In the encryption unit 2, a key generation-update sequencer 30 inhibits operation of a secret key arithmetic processing unit 20 for a sequence determined not allowed to be executed.例文帳に追加

暗号化部２において、鍵生成・更新シーケンサ３０が、実行が許されないと判断したシーケンスについて、秘密鍵演算処理部２０の動作を禁止する。 - 特許庁

A phoneme sequence head position detecting means 3 receives these discrimination object data X[i], and detects the head position S on the basis of a prescribed arithmetic operation.例文帳に追加

音素列先端位置検出手段３は、この判別対象データＸ〔ｉ〕を入力し、所定の演算に基づき先端位置Ｓを検出する。 - 特許庁

To provide a digital indication controller which is provided with a built-in sequence arithmetic function maintainable from an external device.例文帳に追加

デジタル指示調節計自身の組み込み機能としてシーケンス演算機能を持たせ、この機能を外部装置からメンテナンス可能なデジタル指示調節計を実現する。 - 特許庁

The XOR code of this invention is obtained by combining received information bits in the combination sequence decided by a user, applying modulo 2 arithmetic operation to the combined result and coding the result of the arithmetic operation at a bit rate of r (0<r≤1).例文帳に追加

本発明によるＸＯＲコードは、入力される情報ビットを使用者により決定される組み合わせ順序によって組み合わせ、組み合わせられた結果をモジューロ−２演算してｒ（０<ｒ≦１）のビット率で変換する。 - 特許庁

A chaos generating circuit 2 generates a chaos sequence by giving an initial value generated by the initial value generating circuit to a nonlinear map function and a logic circuit 4 applies a logic arithmetic processing to the chaos sequence and an original signal to encrypt the original signal.例文帳に追加

カオス発生回路２は初期値発生回路で発生した初期値を非線形写像関数に与えてカオス数列を発生し、このカオス数列と原信号を論理回路４で演算することにより原信号を暗号化する。 - 特許庁

The memory device 50 includes a sequence program area 50c that includes a series of sequence programs for instructing ladder arithmetic operation and a support program for supporting new creation and editing of the program, and a speech data storage area 50d.例文帳に追加

メモリ装置５０には、ラダー演算を指令する一連のシーケンスプログラムおよび同プログラムの新規作成、編集を支援する支援プログラムを有するシーケンスプログラム領域５０ｃと、さらに、音声データ格納領域５０ｄを有する。 - 特許庁

In the case of executing a slide show, the arithmetic control means 1 first reads a sequence table 6b to extract an image file defined in the sequence table 6b from an image file group 6c and allows a display means 3 to display the image.例文帳に追加

演算制御手段１は、スライドショーの実行の際、まず、順序テーブル６ｂを読み込み、順序テーブル６ｂに定義された画像ファイルを、画像ファイル群６ｃから抽出して、その画像を表示手段３に表示させる。 - 特許庁

A binary arithmetic renormalization means performs binary arithmetic encoding of the next bit, while a ternary data sequence is converted into a binary data sequence, to output encoded bits through a binary converter 32 and an f-value waiting processor 33 to output an updated encoding section width and an updated minor probability section width at a timing, when a ternary data sequence for the target bit is output.例文帳に追加

対象ビットに対する３値データ列を出力するタイミングで、更新後の符号化区間幅と更新後の劣勢確率の区間幅とを出力するため、２値変換部３２とｆ値滞留処理部３３とにより３値データ列を２値データ列に変換して符号化ビットを出力する間に、２値算術再正規化手段により次のビットに対する２値算術符号化の処理が可能となる。 - 特許庁

In an arithmetic processing means 3, a life management instruction execution part 13 is arranged for executing a life management instruction 9 that is arranged as one of function instructions in the sequence program 2.例文帳に追加

演算処理手段３に、シーケンスプログラム２に機能命令の一つとして設けられた寿命管理命令９を実行する寿命管理命令実行部１３を設ける。 - 特許庁

To allow a mathematical expression display arithmetic unit not only to display the computation sequence of a mathematical expression but also to intuitively learn it depending on a user's operation.例文帳に追加

数式表示演算装置において、数式の演算順序を単に表示させるのではなく、ユーザ操作に応じて直感的に学習することを可能にする。 - 特許庁

A restoration spectrum G (i) is obtained by the mutual correlation between a delay spectrum S (i) and the PN sequence through the deconvolution processing by a deconvolution arithmetic unit 14.例文帳に追加

そして、ディコンボリューション演算器１４がディコンボリューション処理により遅延スペクトルＳ（ｉ）とＰＮシーケンスとの相互相関を取ることにより、復元スペクトルＧ（ｉ）が得られる。 - 特許庁

An arithmetic sequence unit 5 refers to the aging effect characteristic database 4 on the inputted pieces of data, and it creates an aging effect image by changing a value of each picture element of the present image.例文帳に追加

演算制御装置５は、入力されたデータに基づいて経時特性データベース４を参照し、現存画像の各画素の値を変化させて経時画像を作成する。 - 特許庁

The operation of a secret key arithmetic processing part 20 is inhibited about a sequence whose execution is determined not to be permitted by a key generation/update sequencer 30 in the encryption part 2.例文帳に追加

暗号化部２において、鍵生成・更新シーケンサ３０が、実行が許されないと判断したシーケンスについて、秘密鍵演算処理部２０の動作を禁止する。 - 特許庁