| 例文 |
arithmetic variableの部分一致の例文一覧と使い方
該当件数 : 162件
The calculator 303 performs arithmetic operation for a variable node for decoding the LDPC code of the frame selected by the control section 401.例文帳に追加
バリアブルノード計算器303は、制御部401により選択されたフレームのLDPC符号の復号のためのバリアブルノードの演算を行う。 - 特許庁
All values undergo tilde expansion, parameter and variable expansion, command substitution, arithmetic expansion, and quote removal (see EXPANSION below). 例文帳に追加
全てのvalueに対して、チルダ展開、パラメータと変数の展開、コマンド置換、算術式展開、クォート除去が行われます (後述の展開を参照)。 - JM
In a moving picture decoding device employing an encoding standard for a stream form including arithmetic codes, a class I variable-length decoding means vld1 generates class I stream data in advance by applying class I variable-length decoding processing including arithmetic decoding processing to input stream data.例文帳に追加
算術符号を含んだストリーム形式の符号化規格の動画像復号化装置において、予め、第1種可変長復号化手段vld1が入力ストリームデータに対して、算術復号化処理を含む第1種可変長復号化処理を施して第1種ストリームデータを生成する。 - 特許庁
An L/I selector 3 selects either output of the linear arithmetic register 1 or output of the interleave arithmetic register 2 according to the instruction of an L/I selecting signal and inputs the output, as a burst address arithmetic variable N, into a linear burst address generating circuit 100 and an interleave burst address generating circuit 200.例文帳に追加
L/Iセレクタ3は、L/I選択信号の指示に従って、リニア演算レジスタ1の出力、インターリーブ演算レジスタ2の出力のいずれかを選択し、バーストアドレス演算変数Nとして、リニア用バーストアドレス発生回路100およびインターリーブ用バーストアドレス発生回路200へ入力する。 - 特許庁
To provide an arithmetic system for efficiently performing a quantization arithmetic when fixed-precision floating-point number groups are converted into single floating-point representation form of multiple-precision or variable-precision in an efficient way.例文帳に追加
固定精度浮動小数点数の組を多倍長や可変長の1つの浮動小数点の表現形式に効率的に変換する際に量子化演算を効率的に実行する演算方式を提供する。 - 特許庁
A nonlinear function contained as an element in the arithmetic expression N is polynomially approximated (S180), and the arithmetic expression N is converted to an approximate polynomial expression F of a variable X={x1, ..., xm} corresponding to each input data (S190).例文帳に追加
また、演算式Nが要素に有する非線形関数を多項式近似し(S180)、演算式Nを、各入力データに対応する変数X={x1,…,xm}の近似多項式Fに変換する(S190)。 - 特許庁
A load control part 32 suspends allocation of the task corresponding to the variable arithmetic modules 23 to the arithmetic core 110 when the calculated processing load of the image processing program 162 is a threshold value or above.例文帳に追加
負荷制御部32は、算出された画像処理プログラム162の処理負荷がしきい値以上である場合、変動演算モジュール23に対応するタスクを演算コア110に割り当てる処理を中断する。 - 特許庁
Also, a magnetization state of these variable resistance elements is decided by a magnetic field applied to each element, the result of arithmetic operation for data by arithmetic processing by magnetic field intensity by corresponding magnetic field intensity to contents of arithmetic operation for arithmatic operation data, arithmetic operation is performed at high speed and the processing result can be stored.例文帳に追加
またこれらの可変磁気抵抗素子の磁化状態は、それぞれに印加される磁界により決定され、磁界強度を演算処理データに対する演算内容に対応させることにより、磁界強度で演算処理によるデータに対する演算結果を表現でき、高速で演算処理を行なって処理結果を格納することができる。 - 特許庁
An independent variable w_kn of a function f can be periodically calculated by a sequential arithmetic processing section 20 by using a recurrence formula similarly to the coefficient w_1n.例文帳に追加
関数fの独立変数w_knは、逐次演算処理部20により、w_1nと同様に漸化式を用いて周期的に算出できる。 - 特許庁
To provide a multiplex variable address mapping circuit which is capable of decreasing address arithmetic of a soft system in large quantities in structural noncontiguous address mapping.例文帳に追加
構造性非連続アドレスマッピング処理において大量にソフト方式のアドレス演算を減少できる多重可変アドレスマッピング回路の提供。 - 特許庁
To provide a reconfiguratable variable arithmetic unit whose fixed satisfactory processing efficiency can be obtained regardless of the layout of processing elements or the control structure of processing.例文帳に追加
処理要素の配置や処理の制御構造に関わりなく一定の良好な処理効率が得られる再構成可変演算装置を提供する。 - 特許庁
To obtain a multi-variable transmitter wherein the cost of a microprocessor means is minimized and the data mutual utilization and simultaneity of individual arithmetic processing tasks are improved.例文帳に追加
マイクロプロセッサ手段のコストを最小とするとともに、各演算処理のデータ相互利用と同時性を向上させた多変数伝送器を実現する。 - 特許庁
In another embodiment, this combination arithmetic operation is a variable exponential function that has a mask value as the part of an exponent and has a pixel value as a part of a base.例文帳に追加
一実施形態においては、この組み合わせ演算は、マスク値を指数の一部として有し、ピクセル値を底の一部として有する可変の指数関数である。 - 特許庁
A 'value of a coding interval' used in a process of an arithmetic coding processing by a QM-Coder adopting the JBIG coding system is made variable.例文帳に追加
JBIG符号化方式におけるQM−Coderによる算術符号化処理の過程で使用される「符号化インタバルの値」を可変とする。 - 特許庁
The first arithmetic processing element 110 intermittently measures a weather condition variable d_i expressing weather conditions with which the vehicle Q1 is in contact.例文帳に追加
第1演算処理要素110は、車両Q1が接している気象状況を表わす気象状況変数d_iを断続的に測定する。 - 特許庁
The order of expansions is: brace expansion, tilde expansion, parameter, variable and arithmetic expansion and command substitution (done in a left-to-right fashion), word splitting, and pathname expansion. 例文帳に追加
展開の順序は次のようになります: ブレース展開、チルダ展開、パラメータ・変数・算術式展開、コマンド置換 (左から右へ)、単語分割、パス名展開。 - JM
A PDF arithmetic part 6a calculates the probability density function of a prescribed measurement period of a histogram generated on a probability variable axis by using a discrete value of the amplitude of the quantized measurement signal as a probability variable.例文帳に追加
PDF演算部6aは、量子化された計量信号の振幅の離散値を確率変数とし、確率変数軸上に生成されるヒストグラムの所定の測定期間の確率密度関数を算出する。 - 特許庁
An arithmetic means 88 calculates a required fresh air amount based on a target air excessive rate, an arithmetic means 89 calculates a required opening area of the variable nozzle from this required fresh air amount, estimated exhaust pressure, and a differential pressure (Pexh-Pa) from the atmospheric pressure, and an opening of the variable nozzle is controlled so as to obtain this required opening area.例文帳に追加
目標空気過剰率に基づいて要求新気量を演算手段88が演算し、この要求新気量と前記推定した排気圧と大気圧との差圧(Pexh−Pa)とから可変ノズルの要求開口面積を演算手段89が演算し、この要求開口面積となるように可変ノズルの開度を制御する。 - 特許庁
A storage element (MC) is constituted of four variable resistance elements (VREa-VREd) arranged circularly, write-in bit lines (WBLa, WBLb) and digit lines (DLa, DLb) are current-driven, and a magnetic field having intensity in accordance with data of arithmetic operation and contents of arithmetic operation is applied to the variable resistance element.例文帳に追加
環状に配置される4個の可変抵抗素子(VREa−VREd)で記憶素子(MC)を構成し、書込ビット線(WBLa,WBLb)およびデジット線(DLa,DLb)を電流駆動して、可変磁性体抵抗素子に演算データおよび演算内容に応じた強度の磁界を印加する。 - 特許庁
In a variable length decoding process which requires serial processing when the signal processed for variable length coding is speeded up after arithmetic operation, the process is divided into desired process units, and a plurality of process units are simultaneously decoded at a plurality of variable length decoding parts.例文帳に追加
算術演算を施した後、可変長符号化処理を行った信号を高速化するとき、逐次処理が必要な可変長復号処理過程では、所望の処理単位に分割し、複数の処理単位を複数の可変長復号処理部で同時に復号処理する。 - 特許庁
A pulse width modulation part 16 generates a control signal with a duty cycle variable according to the controlled variable of the PID arithmetic processing part 15 so as to drive control the DC motor based on the control signal.例文帳に追加
そして、PID演算処理部15からの制御量に応じて可変されるデューティーサイクルをもった制御信号をパルス幅変調制御部16が生成して、当該信号に基づいて直流モータ7の駆動制御を行う。 - 特許庁
In this system, the number of variables to be used is designated, continuous variable names and headings are added, and arithmetic equation, unit, initial value, etc., are interactively, sequentially, and selectively made editable while referring to correspondence of its variable names to headings to each other.例文帳に追加
使用する変数の個数を指定し、連続した変数名と見出しを付加して、その変数名と見出しの対応を相互参照しながら、演算式、単位、初期値等を会話的、順次的、選択的に編集可能にする。 - 特許庁
An arithmetic part 4 forms the frequency distribution of a variable density value (gray value) and calculates a deterioration index on the basis of the variable density value, which is changed in frequency corresponding to the deterioration state of the electrolytic condenser, in the frequency distribution.例文帳に追加
演算部4は、グレイ画像から濃淡値(グレイ値)の度数分布を生成するとともに、その度数分布において、電解コンデンサの劣化状態に応じて度数が変化する濃淡値の度数に基づいて劣化指標を算出する。 - 特許庁
The electronic control device 1 for the continuously variable transmission comprises a CPU (the arithmetic device) 4 for controlling the shift of the continuously variable transmission 10 via drive circuits 5-1 to 5-n in accordance with information from sensors and SWs.例文帳に追加
本発明の無段変速機用電子制御装置1は、各センサー類や各SW類からの情報に基づき無段変速機10の変速を駆動回路5−1〜5−nを介して制御するCPU(演算装置)4を備える。 - 特許庁
To provide a variable resistance circuit, that can reduce the area of the circuit and sets its resistance with high accuracy and to provide an arithmetic amplifier circuit, using this resistance circuit and a semiconductor integrated circuit using this arithmetic amplifier circuit.例文帳に追加
回路面積を小さくすることができるとともに、高精度に抵抗値を設定することができる可変抵抗回路、この抵抗回路を用いた演算増幅回路およびこの演算増幅回路を用いた半導体集積回路を提供する。 - 特許庁
To provide a CRC code arithmetic circuit and a CRC code operating method which suppress the number of used CRC code arithmetic circuits and operate CRC codes from 4n-byte parallel data inputted as variable length data.例文帳に追加
本発明の課題は、CRC符号演算回路の使用個数を抑えて、可変長データとして入力される4^nバイトパラレルデータからCRC符号を演算するCRC符号演算回路、及びCRC符号演算方法を提供することである。 - 特許庁
A rotational speed arithmetic control part 12 arithmetically calculates the rotational speed of the motors 32 and 34 in accordance with the manipulated variable of the joy stick 11, and outputs a driving signal to the gimbal mechanism 30.例文帳に追加
回転速度演算制御部12はジョイスティック11の操作量に応じてモータ32,34の回転速度を演算し、ジンバル機構30に駆動信号を出力する。 - 特許庁
Further, the luminous quantity information of the incident light is calculated by converting an exposure time control variable into a gain and applying arithmetic operations to the converted gain and a gain of an analog gain amplifier.例文帳に追加
また入射光の光量情報は、露光時間制御値をゲイン値に換算し、該換算したゲイン値と、アナログゲインアンプに対するゲイン値との演算により算出する。 - 特許庁
To generate an instruction requiring a lower cost by extracting a range to be actually taken by a variable and an arithmetic expression in a source program and performing optimization according to the result.例文帳に追加
原始プログラム中の変数や演算式が実際に取りうる範囲を抽出し、その結果によって最適化を行い、よりコストの小さい命令を生成する。 - 特許庁
Further, a fixed length source coding circuit 22 is provided to convert an arithmetic code having a variable length code to a code having a fixed length and to output it, thus facilitating editing of a reconstructed image.例文帳に追加
また、可変長符号である算術符号を、固定長化して出力するための固定長化処理回路22を設け、復元画像の編集を容易化する。 - 特許庁
To provide an electronic control device for a continuously variable transmission, actualizing the startability and stable travel of a vehicle even when an arithmetic device is in trouble with an unexpected situation.例文帳に追加
演算装置が予期せぬ事態により故障した場合でも車両の始動性と安定した走行とが確保される無段変速機用電子制御装置を提供する。 - 特許庁
Each word is then expanded using brace expansion, tilde expansion, parameter and variable expansion, command substitution, arithmetic expansion, and pathname expansion, as described above under EXPANSION . 例文帳に追加
それぞれの単語は、前述の展開で示したように、ブレース展開、チルダ展開、パラメータと変数の展開、コマンド置換、算術式展開、パス名展開が行われます。 - JM
To realize miniaturization of a CRC code arithmetic circuit for operating a CRC code from byte parallel data which are variable length data and to reduce manufacturing cost.例文帳に追加
本発明の課題は、可変長データであるバイトパラレルデータからCRC符号を演算するCRC符号演算回路の小型化を実現し、製造コストを低減することである。 - 特許庁
Here, the ladder monitor variable can also be related to the device 2a, storage area, or arithmetic result, so a ladder monitor can be actuated by using one desired event as a trigger.例文帳に追加
ここで、ラダーモニタ変数も上記デバイス2aや記憶領域あるいは演算結果に関連付け可能なので、いずれか所望の事象をトリガとして、ラダーモニタを起動できる。 - 特許庁
The variable gain LMS (VLMS) algorithm is used for a weight update algorithm and adaptively revising a variable gain parameter and an initial value in the weight calculation can increase converging speed with an arithmetic amount nearly equal to that of the conventional LMS.例文帳に追加
可変ゲインLMS(VLMS)をウエイト更新アルゴリズムに使用し、且つ適応的に可変ゲインパラメータおよびウエイト計算における初期値を変更することにより、通常のLMSと同程度の演算量で収束速度を高速化できる。 - 特許庁
A compression section (2) applies variable length compression to the fixed length compression data, applies predictive differential arithmetic operation among adjacent blocks to the LH, HL coefficients as well as the LL coefficient, and applies variable length compression to the difference so as to enhance the compression rate.例文帳に追加
圧縮部(2)は、この固定長圧縮データの可変長圧縮を行うが、LL係数のみならず、LH,HL係数についても隣接ブロック間の予測差分演算を行って差分を可変長圧縮することにより、圧縮率を高める。 - 特許庁
When an input variable X of the addition function 1 is the partial range data format variable, the compiler 2 automatically embeds A LIMIT function instruction 3A including EN for performing a partial range check to the variable, and an EN flag check function instruction 3B storing an arithmetic program position when the variable is not stored within the partial range check into a conversion program 3.例文帳に追加
コンパイラ2は、加算ファンクション1の入力変数Xが部分範囲データ形変数である場合、該変数に対して部分範囲チェックを行うEN付きLIMITファンクション命令3Aと、この部分範囲チェック内に該変数が収まっていない場合にその時点の演算プログラム位置を記憶するENフラグチェックファンクション命令3Bとを自動的に変換プログラム3に埋め込む。 - 特許庁
An arithmetic expression in which the laminate thickness of an armature core 22 is taken as a variable for computing the length of a wire 24 required to wind it around an armature core 22 a predetermined number of times is prepared in advance.例文帳に追加
電機子コア22の積層厚さを変数とし、電機子コア22に所定の回数だけ巻回するのに必要なワイヤ24の長さを算出する演算式をあらかじめ用意する。 - 特許庁
To provide a driving torque arithmetic unit of a variable displacement compressor easily adapted to a specification of a vehicle and having high versatility, and an air conditioning system for the vehicle including the same.例文帳に追加
車両の仕様に容易に適応させられ汎用性が高い可変容量圧縮機の駆動トルク演算装置、及び、当該装置を備える車両用空調システムを提供する。 - 特許庁
An SIMD connection switch for connecting/disconnecting the adjacent PE bus 301 in the unit of an SIMD arithmetic unit is controlled by an overall sequence control unit 10, so that PE parallelism can be made variable.例文帳に追加
この隣接PEバス301をSIMD演算器単位で結合/切断するSIMD結合スイッチを、全体シーケンス制御部10が制御して、PE並列度を可変にする。 - 特許庁
The vehicle speed interlocked power generation force arithmetic processing step S3 performs variable control of vehicle speed interlocked generated power PGv according to vehicle speed to reduce engine operation sound when driving generator 5.例文帳に追加
車速連動発電力演算処理ステップS3は、発電機5を駆動するときのエンジン作動音を低減するように、車速に応じて車速連動発電電力PGvの可変制御を行う。 - 特許庁
In integration performed by the quasi-variable node arithmetic operation, an integral result is outputted which is expressed by the quantization value of the number of bits that is larger than that to be integrated by 1 bit.例文帳に追加
準バリアブルノード演算で行われる積算では、その積算の対象の量子化値よりも1ビットだけ多いビット数の量子化値で表現される積算結果が出力される。 - 特許庁
To provide a picture magnifying and contracting method capable of speedily performing arithmetic for deciding the interpolation and thinning of pixels and capable of performing the magnifying and contracting processing of a picture at an optional variable power rate.例文帳に追加
画素の補間・間引きを決定するための演算を高速に行え、任意の変倍率での画像の拡大・縮小処理を行える画像拡大・縮小方法を提供する。 - 特許庁
Word splitting and pathname expansion are not performed on the words between the [[ and ]]; tilde expansion, parameter and variable expansion, arithmetic expansion, command substitution, process substitution, and quote removal are performed. 例文帳に追加
単語分割とパス名展開は [[ と ]]の間の単語に対しては行われません。 チルダ展開、パラメータと変数の展開、算術式展開、コマンド置換、プロセス置換、クォート除去は実行されます。 - JM
To provide a programmable variable length code processing circuit capable of executing processing such as an arithmetic logic operation in parallel while executing an instruction of DCT (Discrete Cosine Transform: discrete cosine transform) coefficient coding.例文帳に追加
DCT係数符号化の命令を実行する間、並行して算術論理演算などの処理を実行することができるプログラマブル可変長符号処理回路を得ることを課題とする。 - 特許庁
The buffer memory 106 is a shared memory that is composed of a DRAM, for example, and exchanges (delivers) data between the arithmetic coding/decoding unit 102 and the variable length coding/decoding unit 112.例文帳に追加
バッファメモリ106は、例えばDRAMで構成されていて、算術符号復号部102及び可変長符号復号部112の間でデータの授受(受け渡し)を行う共有のメモリである。 - 特許庁
A calculation section 415 uses a decoding halfway result D414 supplied from the decoding halfway result storage memory 1103 via the cyclic shift circuit to carry out a second arithmetic operation corresponding to arithmetic operations of six variable nodes and stores a decoding halfway result D415 obtained as a result into a decoding halfway result storage memory 1104.例文帳に追加
計算部415は、復号途中結果格納用メモリ1103からサイクリックシフト回路を介して供給される復号途中結果D414を用いて、6つのバリアブルノードの演算に対応する第2の演算を行い、その結果得られる復号途中結果D415を復号途中結果格納用メモリ1104に記憶させる。 - 特許庁
A multi-variable transmitter which inputs a plurality of physical quantity signals detected by a process to execute arithmetic processing has a microprocessor means which executes processing for obtaining data from a sensor at each time and executes the arithmetic processing in a time-division manner.例文帳に追加
プロセスより検出される複数の物理量信号を入力して演算処理を実行する多変数伝送器において、センサからのデータ取得処理を毎回実行すると共に、前記演算処理を時分割的に実行するマイクロプロセッサ手段を備えたことを特徴とする多変数伝送器。 - 特許庁
An arithmetic processing part 1 allows producing heat capacity dominance variable calculating means 11 and cooling capacity dominance variable calculating means 12 to calculate a producing heat capacity dominance variable x1 and a cooling capacity dominance variable x2 and allows energy consumption calculating means 13 to calculate an energy consumption y to be consumed for driving the absorption refrigerating machine using the variables x1 and x2.例文帳に追加
演算処理部1は生産熱量支配力変数算出手段11と冷却能力支配力変数算出手段12により、生産熱量支配力変数x1および冷却能力支配力変数x2を算出し、エネルギー消費量算出手段13で、これらx1,x2を用いて、吸収式冷凍機を運転するのに消費するエネルギー消費量yを算出する。 - 特許庁
To convert a variable physical amount correlated to a variation parameter for determining a relative position into a signal by a sensor while increasing interference of an inner ring of a tapered hole and more exactly obtain the variation parameter by arithmetic operation using the measured value of the variable physical amount and inputted information.例文帳に追加
テーパ穴の内輪のしめしろを増大させる間に、相対位置決定用の変動パラメータに相関した変動物理量をセンサで信号に変換し、該変動物理量の測定値と既入力情報とを用いた演算処理で変動パラメータをより正確に求められるようにする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|