| 例文 |
basic circuitの部分一致の例文一覧と使い方
該当件数 : 440件
SHIFT REGISTER CIRCUIT, BASIC CIRCUIT, AND DISPLAY例文帳に追加
シフトレジスタ回路、基本回路および表示装置 - 特許庁
BASIC CELL FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路用の基本セル - 特許庁
CROSS-POINT SWITCH CIRCUIT AND BASIC SWITCH CELL ELECTRONIC CIRCUIT例文帳に追加
クロスポイントスイッチ回路および基本スイッチセル電子回路 - 特許庁
A basic clock generating circuit 1 generates a basic clock signal.例文帳に追加
基本クロック発生回路1は基本クロック信号を発生する。 - 特許庁
ELECTRONIC CIRCUIT FOR PROCESSING BASIC FUNCTION MULTIPLE CHANNEL例文帳に追加
基本機能多重チャネル処理用電子回路 - 特許庁
LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND BASIC CELL例文帳に追加
半導体集積回路のレイアウト方法および基本セル - 特許庁
There are three basic systems to a closed circuit rebreather.例文帳に追加
閉鎖式リブリーザーには 基本的な装置が3つあります - 映画・海外ドラマ英語字幕翻訳辞書
The printed circuit board is mounted with a history managing circuit 20 which is independent of a basic circuit 11 having original functions in addition to the basic circuit 11.例文帳に追加
プリント回路基盤には、本来の機能を行う基盤回路11の他、この基盤回路11とは独立した履歴管理回路20が搭載される。 - 特許庁
BASIC CELL FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS LAYOUT METHOD例文帳に追加
半導体集積回路の基本セル及びそのレイアウト方法 - 特許庁
The bus repeater 1 has an address hold/decode circuit 2, timing control circuit 3 and basic clock circuit 6.例文帳に追加
バス中継器1は、アドレス保持デコード回路2,タイミング調整回路3及び基本クロック回路6を有する。 - 特許庁
This constitution is regarded as the basic constitution of the phase shift circuit.例文帳に追加
この構成を位相シフト回路としての基本構成とする。 - 特許庁
A NAND circuit 11 of a signal generating circuit 10 inputs a delay basic clock gate signal Gd, via a basic clock gate G and a delay circuit 13.例文帳に追加
信号発生回路10のナンド回路11は基本クロックゲート信号G と遅延回路13を介して遅延基本クロックゲート信号Gdを入力する。 - 特許庁
DRIVING METHOD OF LAMP, DRIVING CIRCUIT OF LAMP, AND BASIC CIRCUIT BLOCK USED FOR THEM例文帳に追加
ランプの駆動方法とランプの駆動回路、およびそれらに用いられる基本回路ブロック - 特許庁
BASIC CELL, INTEGRATED CIRCUIT LAYOUT SECTION, INTEGRATED CIRCUIT LAYOUT, INTEGRATED CIRCUIT DEVICE AND METHOD FOR DESIGNING SIGNAL LINE OF INTEGRATED CIRCUIT例文帳に追加
基本セル、集積回路レイアウトセクション、集積回路レイアウト、集積回路デバイスおよび集積回路の信号線を設計する方法 - 特許庁
A basic circuit block comprises a logical circuit, a memory circuit, or a circuit of a pair of the logical circuit; and the memory circuit is formed on each surface of semiconductor chips 1.例文帳に追加
各半導体チップ1の表面にそれぞれ、論理回路、メモリ回路または論理回路とメモリ回路とを組み合わせた回路からなる基本回路ブロックが形成されている。 - 特許庁
To provide a verifying method for using a test bench for a basic circuit model in verifying the equivalence of a new circuit to be developed for the basic circuit model.例文帳に追加
基本になる回路モデルに対して新たに開発する回路の等価性の検証に当該基本になる回路モデルのためのテストベンチを流用する検証方法を提供する。 - 特許庁
BASIC CELL, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND METHOD AND DEVICE FOR WIRING例文帳に追加
基本セル、半導体集積回路装置、配線方法、及び配線装置 - 特許庁
Basic waveform data transferred from a serial I/F 50 is stored in a register 56 and a basic waveform generation circuit 10 generates a basic waveform by using that data.例文帳に追加
シリアルI/F50から転送されてくる基本波形データをレジスタ56に格納し、このデータを用いて基本波形発生回路10が基本波形を発生する。 - 特許庁
In the power integration circuit having a voltage type single-phase full bridge conversion circuit as a basic unit, the basic unit has a level shift type gate drive circuit, an integrated single-phase multilevel conversion circuit is formed by series connection of basic units, and an integrated three-phase multilevel conversion circuit is formed by three parallel connections of basic units 1 and three parallel connections of series connection basic units.例文帳に追加
電圧形単相フルブリッジ変換回路を基本ユニットとしたパワー集積化回路であって、前記基本ユニットはレベルシフト型ゲートドライブ回路を備え、前記基本ユニットの直列接続により集積化単相マルチレベル変換回路を形成し、基本ユニットの3並列接続および直列接続基本ユニットの3並列接続により集積化3相マルチレベル変換回路が形成される。 - 特許庁
A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit.例文帳に追加
強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。 - 特許庁
A basic signal generation circuit (204) generates a PWM basic signal whose frequency fluctuates according to the fluctuation signal.例文帳に追加
基本信号発生回路(204)は、周波数がゆらぎ信号に応じて変動するPWM基本信号を生成する。 - 特許庁
The oscillation basic circuit is chain-connected in a ring shape for odd-numbered stages, an amplifier circuit A1 composed of the plural stages of inverters is connected to the output terminal of one basic oscillation circuit and the output of the oscillation basic circuit is amplified stepwise to the signals of a sequentially higher level.例文帳に追加
発振基本回路を奇数段リング状にチェーン接続し、その一つの基本発振回路の出力端子に複数段のインバータからなる増幅回路A1を接続し、発振基本回路の出力を段階的に順次大きなレベルの信号に増幅する。 - 特許庁
A TMCC basic information analyzing circuit 1 receives TS signals 11 carrying TMCC basic information 15 and outputs the TMCC basic information 15 and frame constitution information 12.例文帳に追加
TMCC基本情報解析回路1はTMCC基本情報付きTS信号11を受信してTMCC基本情報15、フレーム構成情報12を出力する。 - 特許庁
Loss of the semiconductor element is calculated (S9) from the parameter data of the equivalent circuit of semiconductor element, the parasitic parameter data of the circuit and the basic parameters of the circuit.例文帳に追加
半導体素子等価回路パラメータデータと回路寄生パラメータデータと回路基本パラメータから,半導体素子損失を算出する。 - 特許庁
To provide a semiconductor integrated circuit in which increase in circuit size can be suppressed by reducing waste of circuit cell becoming a basic constitutional unit.例文帳に追加
基本構成単位となる回路セルの無駄を減らし、回路サイズの増大を抑えることができる半導体集積回路を提供する。 - 特許庁
To provide a basic cell for designing a gate array or a standard cell integrated circuit.例文帳に追加
ゲートアレイまたはスタンダードセル集積回路設計のための基本セルを提供する。 - 特許庁
To use a complicated shape as a wipe basic shape without enlarging a circuit scale.例文帳に追加
回路の規模を大きくすることなく、複雑な形状をワイプ基本形状とする。 - 特許庁
Other digital basic circuit, e.g. a flip-flop, can be applied to the logic gate.例文帳に追加
論理ゲートにはフリップフロップなど、他のディジタル基本回路を適用させることができる。 - 特許庁
That is, when the structure of connections between the basic blocks is such that a basic block does not contribute to a circuit, the supply of the power supply voltage to this basic block is stopped.例文帳に追加
すなわち、基本ブロック間の接続構造を変更することで回路構成に寄与しない基本ブロックが生じた場合に、当該基本ブロックへの電源電圧の供給を停止する。 - 特許庁
To provide a semiconductor integrated circuit capable of suppressing increase in the circuit size by enhancing the operating efficiency of circuit cells as basic configuration units so as to avoid waste of circuit components.例文帳に追加
基本構成単位となる回路セルの使用効率を高めて回路素子の無駄を減らし、回路サイズの増大を抑えることができる半導体集積回路を提供する。 - 特許庁
To obtain a circuit connection information generating method for a semiconductor integrated circuit which efficiently generates circuit connection information without preparing separately arrangement information of basic circuit cells.例文帳に追加
基本回路セルの配置情報を別途用意することなく、効率的に回路接続情報を生成する半導体集積回路の回路接続情報生成方法を得る。 - 特許庁
A basic frequency is applied to a primary coil 12 of the transformer 10 from an oscillation circuit 20.例文帳に追加
変圧器10の1次コイル12に発振回路20により基本周波数を与える。 - 特許庁
CMOS BASIC CELL AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT USING THE SAME例文帳に追加
CMOS型基本セル及びこれを使用した半導体集積回路の製造方法 - 特許庁
To provide a basic circuit for storing very weak power at low loss.例文帳に追加
起微弱電力を、低損失で貯めていく蓄電のための原理回路を提供すること。 - 特許庁
To provide a design method of a simple basic module group and a circuit using them.例文帳に追加
簡便な基本モジュール群およびそれらを用いた回路の設計方法などを提供する。 - 特許庁
To modify the function of the switches, the electric circuit unit M2 in the basic specifications is replaced by another electric circuit unit M3.例文帳に追加
スイッチの機能を変更する場合には、基本仕様の電気回路ユニットM2を他の電気回路ユニットM3に変更する。 - 特許庁
The electrostatic protective circuit is constituted by using spare basic cells of a gate array constituting a second circuit block (400).例文帳に追加
この静電保護回路は、第2の回路ブロック(400)を構成するゲートアレイの残余の基本セルを用いて構成する。 - 特許庁
This layout generating device generates a circuit layout by placing a plurality of kinds of basic cells, which include at least one basic cell having part of wiring connected to other adjacent basic cells, and has a basic cell placing part 132 for selectively placing the plural kinds of basic cells, based on the circuit information and a basic cell wiring part 133 for wiring between basic cells placed by the basic cell placing part.例文帳に追加
レイアウト生成装置は、複数種類の基本セルを配置して回路のレイアウトを生成するレイアウト生成装置であって、複数種類の基本セルには、隣接する他の基本セルに接続される配線の一部を有する基本セルが少なくとも1つ含まれ、回路情報に基づいて複数種類の基本セルを選択的に配置するための基本セル配置部132と、基本セル配置部によって配置された基本セル間の配線を施すための基本セル配線部133とを含む。 - 特許庁
To realize easier connection between a basic cell and an external wiring under the condition that the wiring in the basic cell of a semiconductor integrated circuit is provided by connecting the grids.例文帳に追加
半導体集積回路の基本セル内の配線はグリッド間をむすんで設けられ、基本セルと外部配線の接続を容易にする。 - 特許庁
To provide a reconfigurable integrated circuit in which a plurality of programmable wiring switches for setting wiring states among basic tiles of basic circuit elements comprise a nonvolatile memory device.例文帳に追加
基本の回路要素の基本タイルの間の配線状態を設定する複数のプログラマブル配線スイッチが不揮発性記憶素子で構成される再構成可能集積回路を提供する。 - 特許庁
A basic drive circuit 20 activating two head lamps 1, 2 and a sub-circuit 30 functioning as a fail safe circuit are provided to the load driving device 10.例文帳に追加
負荷駆動装置10に2つのヘッドランプ1、2を動作させる基本駆動回路20と、フェールセーフ回路として機能する予備回路30を設ける。 - 特許庁
In a high speed low consumption power logic device by using a storage device for operation mode control which is arranged for every basic logic cell circuit, individually and appropriately setting of operation mode of the basic logic cell circuit is enabled in accordance with operating condition for every basic logic cell circuit in reconstructed circuit structure (a logic device).例文帳に追加
基本論理セル回路ごとに動作モード制御用の記憶装置を設けて、この動作モード制御用の記憶装置を用いて、再構成された回路構成(論理装置)における基本論理セル回路ごとの動作状態に対応して、個別に基本論理セル回路の動作モードを適切に設定できるようにする。 - 特許庁
In addition, the printer comprises a circuit for converting acquired RGB images into the image data at each basic color (CMYK) in printing, a blank detection circuit for detecting whether the image data at each converted basic color include the basic colors, and a storing circuit for storing a detection result of the blank detection circuit.例文帳に追加
また、印刷装置は、取得したRGB画像を印刷時の基本色(CMYK)ごとの画像データに変換する回路と、変換した基本色ごとの画像データが基本色を含むか否かを検出するブランク検出回路と、ブランク検出回路の検出結果を記憶する記憶回路とを備えている。 - 特許庁
The interference space determining circuit 109 determines an interference basic vector group on the basis of the response matrix of its own channel, outputs the interference basic vector group to a transmission weight arithmetic circuit 108, and the transmission weight arithmetic circuit 108 determines a transmission weight orthogonal to the received interference basic vector group.例文帳に追加
干渉空間演算回路109は、自チャネル応答行列から、干渉基底ベクトル群を決定し、送信ウエイト演算回路108に出力し、送信ウエイト演算回路108は、入力された干渉基底ベクトル群に直交する送信ウエイトを決定する。 - 特許庁
A semiconductor integrated circuit 10 has an inverter 14 which generates a basic clock, a delay circuit 16 consisting of m stages of gates connected in series, a latching circuit 18 which latches the output of the delay circuit 1 with the basic clock and an integrating circuit 20, which integrates the output of the latching circuit 18 in addition to a signal processing block 12.例文帳に追加
半導体集積回路10は、信号処理ブロック12の他に、基本クロックを発生するインバータ14、m段のゲートを直列接続した遅延回路16、遅延回路16の出力を基本クロックでラッチするラッチ回路18、ラッチ回路18の出力を積分する積分回路20を具備する。 - 特許庁
Next, a circuit pattern is formed, and an insulating basic plate 14 is laminated on this plane via a prepreg 13 to transfer the circuit pattern.例文帳に追加
次に回路パターンを形成し、この面にプリプレグ13を介して絶縁基板14を積層し、回路パターンの転写を行う。 - 特許庁
Then, the internal circuit A2 of the basic device 1 and the internal circuit B of the device 5 to be added transmit and receive the input- output signal.例文帳に追加
よって、基本装置1の内部回路A2と追加装置5の内部回路Bは入出力信号の送受信を行う。 - 特許庁
To realize a circuit of ultra-fine structure in the high packing density by constituting a basic gate in a smaller area.例文帳に追加
少ない面積で基本ゲートを構成し、高集積密度で微細構造の回路を実現する。 - 特許庁
| 例文 |
JESC: Japanese-English Subtitle Corpus映画・海外ドラマ英語字幕翻訳辞書のコンテンツは、特に明示されている場合を除いて、次のライセンスに従います: Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)