「basic circuit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

This power source input device 10 for the game machine including a transformer 12 being a voltage transforming means for transforming voltage of a basic power source into voltage adapted to the game machine and a power source input circuit 11 being a power source input means for controlling so as to delay time for supplying electric power to the game machine is incorporated into a power source supply circuit.例文帳に追加

基電源の電圧を遊技機に適応する電圧に変換する電圧変換手段であるトランス１２と遊技機に電力を供給する時間を遅延制御する電源投入手段である電源投入回路１１とを含む遊技機用電源投入装置１０を電源供給回路に組み込んでいる。 - 特許庁

A drive control circuit selects the pulse width of a switching pulse being generated therefrom such that a plurality of switching elements are driven, respectively, by the switching pulse and the amplitude of a basic wave frequency component ('basic wave' in the figure) among the frequency components of a voltage being applied to an inductance element exceeds the total amplitude of harmonic frequency components ('total harmonics' in the figure).例文帳に追加

駆動制御回路の発生するスイッチングパルスにより複数のスイッチング素子がそれぞれ駆動され、その結果、インダクタンス素子に印加される電圧の周波数成分のうち、基本波周波数成分の振幅（図７の「基本波」）が高調波周波数成分の合計振幅（図７の「全高調波」）より大きくなるように、駆動制御回路が、発生するスイッチングパルスのパルス幅を選択する。 - 特許庁

This layout design system of a semiconductor integrated circuit device has a library information storage device in which basic via shape list is registered, a technology database storage device indicating the optimum wiring terminal processing for each via shape of the basic via shape list registered in library information, and a central processing controller selecting the optimum wiring processing by referring to the library information storage device and the technology database storage device.例文帳に追加

基本バイア形状リストが登録されたライブラリ情報記憶装置と、ライブラリ情報に登録された基本バイア形状リストの各バイア形状に対して最適な配線終端処理を示したテクノロジーデータベース記憶装置と、ライブラリ情報記憶装置とテクノロジーデータベース記憶装置を参照して、最適な配線処理を選択する中央処理制御装置を有する。 - 特許庁

A trimming CPU circuit part 6100 of a trimmer 600 divides the cutting width being set and performs the cutting action with respect to the bundle of the sheets by a cutter 607 for every divided cutting width so that respective divided cutting widths do not exceed a basic cutting width when the cutting width is larger than a basic cutting width which is a width capable of being cut by the cutter 607.例文帳に追加

トリマ６００のトリマＣＰＵ回路部６１００は、設定された断裁幅がカッタ６０７により断裁が可能な幅である基本断裁幅より大きい場合、分割後の各々の断裁幅が基本断裁幅より大きくならないように前記設定された断裁幅を分割し、分割された断裁幅毎にカッタ６０７によりシート束に断裁動作を行う。 - 特許庁

The method for designing the layout of a semiconductor device using a standard cell comprises steps (S10, S20) for preparing a standard cell having a capacitor electrode basic pattern at the end, steps (S30, S40) for forming a function circuit pattern by combining a plurality of standard cells, and a step (S50) for forming a capacitor electrode pattern by deforming the capacitor electrode basic pattern.例文帳に追加

スタンダードセルを用いた半導体装置のレイアウト設計方法であって、端部にキャパシタ電極基礎パターンを有するスタンダードセルを準備する工程（Ｓ１０、Ｓ２０）と、スタンダードセルを複数個組合せて機能回路パターンを構成する組合せ工程（Ｓ３０、Ｓ４０）と、キャパシタ電極基礎パターンを変形することにより、キャパシタ電極パターンを形成する工程（Ｓ５０）とを備える。 - 特許庁

When a prize ball delivery condition is established, a prize ball number command which can specify the number of delivery prize balls is outputted from the basic circuit 53 even if the game in a condition prize ball delivery is prohibited according to a prize ball prohibition command.例文帳に追加

さらに、賞球の払出条件が成立した場合には、賞球禁止コマンドにしたがって賞球の払出しが停止されている状態であっても、賞球の払出個数を特定可能な賞球個数コマンドを基本回路５３から出力する。 - 特許庁

The basic structure of two high-frequency wiring boards 41, 42 for transmitting high-speed signals employs a microstripline structure and connection parts 41b, 42b of both takes a grounded coplanar structure, thereby concurrently providing a wiring circuit having features of both structures.例文帳に追加

高速信号を伝送する２枚の高周波配線基板４１、４２の基本構造は、マイクロストリップライン構造とし、且つ両者の接続部４１ｂ、４２ｂはグランデッドコプレーナ構造とすることにより、両構造の特長を兼備するものとした。 - 特許庁

The control circuit part 69 of a basic unit and a conveying mechanism 10 are interconnected by a flat cable 83, and the flat cable 83 is bent into two at the center, and held tightly by a bending holding part 84 in the vicinity of the bent part.例文帳に追加

基本ユニットの制御回路部６９と搬送機構１０との間をフラットケーブル８３で接続し、このフラットケーブル８３を中央において二つに折り曲げ、折り曲げ部分の近傍において折り曲げ保持部材８４によって挟持する。 - 特許庁

An image carrier 2 comprises a part having a resistive component R and a part having a capacitive component C formed sequentially on a conductive basic material 2a and has an electric equivalent circuit where the resistive component R and the capacitive component C are connected in series.例文帳に追加

像担持体２は、導電性基材２ａに抵抗成分Ｒを有する部分とコンデンサ成分Ｃを有する部分とが設けられており、抵抗成分Ｒとコンデンサ成分Ｃとが直列に接続された電気的等価回路を有している。 - 特許庁

Preferably, the pulse width of the switching pulse generated from the drive control circuit is set such that the ratio of the total amplitude of harmonic frequency components to the amplitude of the basic wave frequency component ('harmonic ratio' in the figure) is minimized.例文帳に追加

更に望ましくは、基本波周波数成分の振幅に対する高調波周波数成分の合計振幅の比（図７の「高調波比」）が最小になるデューティにように、駆動制御回路が発生するスイッチングパルスのパルス幅を設定する。 - 特許庁

The signal processing processor 20 performs control so that a frequency of the basic operation clock to be generated from a clock generation circuit 16 is lowered during a reading period in which AD conversion of the analog signal to be outputted from the CCD image sensor 14, etc. is performed.例文帳に追加

信号処理プロセッサ２０は、ＣＣＤイメージセンサ１４から出力されるアナログ信号のＡＤ変換等が行われる読込期間中、クロック発生回路１６から発生される基本動作クロックの周波数を下げるように制御する。 - 特許庁

A series resonance section (La, Ca) and a parallel resonance section (Lc, Lb, Cb) forming resonance circuits, respectively, for object harmonic frequencies while sustaining the matching conditions for the basic wave are provided in a harmonic processing circuit (20).例文帳に追加

高調波処理回路（２０）において、基本波に対する整合条件を維持しつつ、対象高調波周波数に対する共振回路をそれぞれ形成する直列共振部（Ｌａ，Ｃａ）および並列共振部（Ｌｃ，Ｌｂ，Ｃｂ）を設ける。 - 特許庁

A control circuit 3 detects the number of allocated pixels corresponding to a minimum basic width of a linear bar code (S1) and, if the number of allocated pixels is within predetermined numbers (for example, 30 and larger), selects an algorithm prioritizing decoding speed in decoding (S3 to S11).例文帳に追加

制御回路３は、リニアバーコードの最小基本幅に対応する画素の割当数を検出し（Ｓ１）、画素の割当数が所定数（例えば３０以上）である場合には、解読速度を優先するアルゴリズムを選択し、デコード処理を行う（Ｓ３〜Ｓ１１）。 - 特許庁

To provide an air-source heat pump air conditioner in which both of cooling performance and heating performance can be improved easily inexpensively by slightly modifying the basic circuit of an air-source heat pump, and to provide a method for operating the air-source heat pump air conditioner.例文帳に追加

空気熱源ヒートポンプの基本回路の軽微な改造により、簡単にかつ低コストで冷房性能および暖房性能を共に向上することができる空気熱源ヒートポンプエアコンおよびその運転方法を提供することを目的とする。 - 特許庁

To provide an easily and inexpensively manufacturable high-frequency oscillation circuit, capable of easily complying with increase of a basic frequency of a quartz oscillator serving as a weight sensor for a chemical sensor and maintaining stable high-frequency oscillation.例文帳に追加

化学センサー用の重さセンサーとしての水晶振動子の基本周波数が高くなっても、それに容易に対応して安定な高周波発振を持続することができ、しかも簡便で安価に作製し得る高周波発振回路を提供する。 - 特許庁

A driver circuit 30 is configured to put output in a high impedance state when the logic of the driving waveform selection signal ENA selected and output in the multiplexer 26 is "0" and to output the basic driving waveform signal AMP as it is when the logic is "1".例文帳に追加

ドライバ回路３０は、マルチプレクサ２６で選択出力された駆動波形選択信号ＥＮＡの論理が「０」のときは、出力がハイインピーダンス状態になり、論理が「１」のときは、基本駆動波形信号ＡＭＰがそのまま出力される。 - 特許庁

Accordingly, the quartz vibrators 11, 12 to be connected is selected according to a reception frequency, so that the higher harmonic of vibrator's basic frequency that returned to a RF circuit side in the tuner does not come into the IF band of the RF signal after the frequency of the RF signal is converted into IF.例文帳に追加

チューナ装置のＲＦ回路側に戻った基本周波数の高調波が中間周波数変換後にＲＦ信号の中間周波数帯域内に入らないように、受信周波数に応じて水晶振動子１１，１２を選択する。 - 特許庁

In this way, the capacity of a ROM 54 in a basic circuit 53 of a main substrate 31 can be saved by commonizing the preparation processing of the voice control command, the prize ball control command, and the lamp control command.例文帳に追加

データ出力処理において、特定レジスタ＃２の内容に応じて、音声制御コマンド送出に割り当てられた出力ポートＥまたは賞球制御コマンド送出に割り当てられた出力ポートＣに、特定レジスタ＃１の内容が出力される。 - 特許庁

A coefficient generation circuit 136 generates the coefficient data of each class by a generation expression including parameters (h) and (v) on the basis of the coefficient basic data of each class and the values of image quality adjustment parameters (h) and (v) by a user operation and stores the coefficient data in a memory 134.例文帳に追加

係数生成回路１３６では、各クラスの係数種データと、ユーザ操作による画質調整パラメータｈ，ｖの値とに基づいて、パラメータｈ，ｖを含む生成式により、各クラスの係数データを生成し、メモリ１３４に格納する。 - 特許庁

To provide an electronic circuit that provides basic functions such as hand-free speech, noise suppression, echo cancellation and signal filtration as for the field of electronic signal processing, especially in communication, and that has at least one storage device storing temporarily samples.例文帳に追加

電子信号処理の分野、特に通信におけるハンドフリー通話、ノイズ抑圧、エコー消去、信号フィルタリング機能などの基本機能を提供する、サンプルを一時的に記憶する少なくとも１つの記憶装置を含む電子回路を提供すること。 - 特許庁

In the semiconductor circuit adopting a gate array composed of arrayed basic cells each including a pair of PMOS transistor 11 and NMOS transistor 12 whose gates are mutually connected, only the NMOS transistor 12 is utilized as a circuit element, and the source and drain of the PMOS transistor 11, which is not utilized as the circuit element, are connected to the ground GND while the back gate is connected to the power supply Vdd.例文帳に追加

ゲートが相互に接続されたＰＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２とのペアを含む基本セルが配列されたゲートアレイを採用した半導体回路であって、ＮＭＯＳトランジスタ１２のみを回路素子として利用するとともに、回路素子として利用しないＰＭＯＳトランジスタ１１のソースとドレインをグラウンドＧＮＤに接続するとともにバックゲートを電源Ｖｄｄに接続した。 - 特許庁

The vital information processing circuit 3 calculates fluctuating components from the reference values of the detected data, fluctuating components from the reference values of standard deviation of the detected data and differential components of the detected data regarding the heart rate and the respiration rate and transmits these results of calculations to the sleeping depth estimating circuit 4 as the basic data of the sleeping depth.例文帳に追加

生体情報処理回路３は、心拍数及び呼吸数のそれぞれについて、検出データのリファレンス値からの変動成分と、検出データの標準偏差のリファレンス値からの変動成分と、検出データの微分成分とを算出し、これらの算出結果を睡眠深度基礎データとして、睡眠深度推定回路４へ供給する。 - 特許庁

A bitmap image is developed in an image storing section 10 by a CPU (not shown in the figure) and the developed bitmap image is transferred to a parallel-serial converter circuit 40 by a video DMA circuit 30 and is then converted to serial image data by an image basic clock generated by a PLL CLK Generator 30.例文帳に追加

図示されないＣＰＵ等により、画像格納部１０にビットマップイメージを展開し、展開されたビットマップイメージはＶｉｄｅｏＤＭＡ回路３０により、Ｐａｒａｌｌｅｌ−Ｓｅｒｉａｌ変換回路４０に転送され、ＰＬＬ ＣＬＫ Ｇｅｎｅｒａｔｏｒ２０によって生成された画像基本クロックにより、Ｓｅｒｉａｌ画像データに変換される。 - 特許庁

An IC tag 20 is provided with a random number generation circuit 26 for generating a basic clock signal CL for a logic control circuit 25; a transmission means for repeatedly transmitting an initial signal to a reader/writer in every random interval time according to the establishment of a power supply voltage Vd; and a reception means for receiving a command including the ID information from the reader/writer.例文帳に追加

ＩＣタグ２０は、論理制御回路２５用の基本クロック信号ＣＬを発生する乱数発生回路２６と、電源電圧Ｖd の確立により初期信号をランダムなインタバル時間ごとにリーダライタに繰返し送信する送信手段と、リーダライタからのＩＤ情報を含むコマンドを受信する受信手段とを備える。 - 特許庁

An output control circuit 13 selects update periods applied to the devices 10a, 10b based on the instructions from the CPU, and determines operating states of the respective devices 10a, 10b in each of basic periods in the selected update periods based on the control data read from a reading source selected by a selection circuit 14b.例文帳に追加

出力制御回路１３は、ＣＰＵからの指示に基づいて、デバイス１０ａ，１０ｂに適用する更新周期を選択し、選択回路１４ｂによって選択された読出元より読み出された制御データに基づいて、この選択された更新周期における基本周期のそれぞれにおける各デバイス１０ａ，１０ｂの動作状態を決定する。 - 特許庁

A driving winding of a self-excited oscillation driving circuit and a tertiary winding N3 are magnetic-coupled by a drive transformer with a compound resonant switching converter having a self-excited voltage resonant converter taken as a basic constitution, and a parallel resonance circuit for changing the impedance is formed by the tertiary winding N3, a condenser Cc, and an impedance control device Q2.例文帳に追加

自励式の電圧共振形コンバータを備える複合共振形スイッチングコンバータを基本構成として、自励発振駆動回路の駆動巻線と三次巻線Ｎ3をドライブトランスにより磁気結合させ、この三次巻線Ｎ3とコンデンサＣｃ、及びインピーダンス制御素子Ｑ2とによって、インピーダンスが可変される並列共振回路を形成する。 - 特許庁

The module connection system transmits a repeated pulse signal to an added P-type or N-type module from a basic module, and outputs a repeated pulse signal frequency-divided by a frequency division circuit included in the P-type or N-type module to the basic module as frequency division information, to use the frequency division information as a criterion for determining the number and order of the P-type or N-type module.例文帳に追加

本願発明のモジュール連接システムは、基本モジュールからＰ型又はＮ型の増設モジュールへ繰り返しパルス信号を送り、Ｐ型又はＮ型の増設モジュールに備えられた分周回路によって分周された繰り返しパルス信号を、分周情報として基本モジュールへ出力し、Ｐ型又はＮ型の増設モジュールの数量及び種別の順序の判定基準とする構成とした。 - 特許庁

The method of manufacturing the semiconductor integrated circuit by combining at least one standardized functional block and a newly developed custom functional block includes a step for forming a basic block chip that embodies the standardized functional block, a step for forming another custom block chip that embodies the custom functional block, and a step for coupling the basic block chip and the custom block chip.例文帳に追加

少なくとも一つの標準化された機能ブロックと、新たに開発したカスタム機能ブロックとを組み合わせて半導体集積回路を製造する方法において、前記標準化された機能ブロックを具現する基本ブロックチップを形成する工程と、前記カスタム機能ブロックを具現する別途のカスタムブロックチップを形成する工程と、前記基本ブロックチップと前記カスタムブロックチップとを結合する工程とを有する。 - 特許庁

In addition to the basic constitution, the high-voltage output circuit 21 has a P channel type LDMOS 26 connected in parallel to the LDMOS 22 and an N channel type LDMOS 27 connected between the high-voltage power terminal VDDH and ground terminal.例文帳に追加

高電圧出力回路２１にあっては、上記基本構成に加えて、ＬＤＭＯＳ２２と並列にＰチャネル型ＬＤＭＯＳ２６を接続し、高電圧電源端子ＶDDH とグランド端子との間にＮチャネル型ＬＤＭＯＳ２７を接続した構成となっている。 - 特許庁

The number of selective current generation circuits connected in parallel to the basic current generation circuit 12 is controlled, thereby varying the dynamic range and the inclination of a current I3 flowing to the NMOS transistor MP6 and a current I4 flowing to the PMOS transistor MP7.例文帳に追加

基本電流生成回路１２に並列接続させる選択電流生成回路の数を制御することにより、ＮＭＯＳトランジスタＭＰ６に流れる電流Ｉ３及びＰＭＯＳトランジスタＭＰ７に流れる電流Ｉ４のダイナミックレンジ及びその傾きを変化させる。 - 特許庁

An update cycle generation circuit 12 can generate different update cycles CR which are set from integral multiples of a basic cycle CB, and generates update cycles CRa and CRb which are specified by cycle selection data SEL read from a register 3.例文帳に追加

更新周期発生回路１２は、基本周期ＣＢの整数倍をベースに設定される複数の異なる更新周期ＣＲを発生可能であり、レジスタ３から読み出された周期選択データＳＥＬによって指定された更新周期ＣＲa，ＣＲbを発生する。 - 特許庁

The drive circuit performs movement for forming a basic pulse to oscillate the meniscus by turning off the voltage applied to the piezoelectric element during the period almost same as the natural vibration period of the ink at the time of non-printing with discharging the ink at the time of printing.例文帳に追加

また、印字時に該インクの吐出を行うとともに非印字時に該インクの固有振動周期と略同期間、該圧電素子に印加している電圧をオフすることで上記メニスカスの揺動を行う基本パルスの形成動作を行う駆動回路を備える。 - 特許庁

Concerning the concept (basic concept) of this system, this measuring instrument with built-in counter circuit performs both position detection and image detection together, counts contents (count data) measuring these synthesized data together, identifies these contents and transfers them to a modem for transmission.例文帳に追加

このシステムのコンセプト（基本概念）は、位置検出と画像検出を合わせて行い、これらの合成されたデータを合わせて計測（計数データ）した内容をカウントし識別の上、送信用モデムに転送される方式がこのカウンター回路内蔵型計測器である。 - 特許庁

A current generated by incidence of a radiation into a Schottky type CdTe detector 8 is input into a voltage control type amplifier 10 as a control signal via a current-voltage converter 9 to be amplitude-modulated with respect to a basic signal from a transmission circuit 11.例文帳に追加

ショットキ型CdTe検出器８に放射線が入射することにより発生する電流を電流電圧変換器９を介し電圧制御型増幅器１０に制御信号として入力し、発信回路１１からの基本信号に対して振幅変調を行う。 - 特許庁

A coefficient generation circuit 136 generates the coefficient data of each class by a generation expression including parameters (h) and (v) on the basis of the coefficient basic data of each class and the values of a plurality of image quality adjustment parameters (h) and (v) by a user operation, and stores the coefficient data of each class in a memory 134.例文帳に追加

係数生成回路１３６では、各クラスの係数種データと、ユーザ操作による複数の画質調整パラメータｈ，ｖの値とに基づいて、パラメータｈ，ｖを含む生成式により、各クラスの係数データを生成し、メモリ１３４に格納する。 - 特許庁

To provide a safety device applicable without changing a basic control circuit of a trailer, and capable of stopping starting of a tractor unconnected with a trailer single body even if a driver overlooks a warning lamp, with a simple constitution.例文帳に追加

トレーラの基本的な制御回路に変更を加えることなく適用することができて、運転者の警告灯の見落としがあったとしても、トレーラ単体が繋がっていないトラクタの発進を停止することができる安全装置を、簡単な構成によって提供すること。 - 特許庁

And data is converted to serial data by parallel-serial conversion circuits P-Se and P-So and successively outputted synchronizing with rise and fall of a basic clock CLK by a multiplexer MUX, and applied to a NMOS transistor NTR of an open drain output circuit.例文帳に追加

そして、パラレル−シリアル変換回路Ｐ−Ｓｅ及びＰ−Ｓｏでシリアルデータに変換してマルチプレクサＭＵＸで基本クロックＣＬＫの立上りと立下りに同期して順次出力し、オープンドレイン出力回路のＮＭＯＳトランジスタＮＴＲに印加する。 - 特許庁

As the basic circuitry, a pair of two sets of transformers PIT-1 and PIT-2 is connected in parallel with the switching output from a primary current resonance converter and a full-wave rectifier circuit is formed on the secondary of each transformer PIT-1, PIT-2.例文帳に追加

基本構成としては、一次側電流共振形コンバータのスイッチング出力に対して、２組で一対となるトランスＰＩＴ−１，ＰＩＴ−２を並列に接続し、トランスＰＩＴ−１，ＰＩＴ−２の各二次側には両波整流回路を形成する。 - 特許庁

The heart rate computing unit 40 is provided with a pseudo electrocardiograph signal output means 47 including a microcomputer 45, a pseudo electrocardiograph signal generating circuit 48 for generating a pseudo electrocardiograph signal according to a basic signal output from the microcomputer 45, and a damping circuit 49 for damping the pseudo electrocardiograph signal output from the pseudo electrocardiograph signal generating circuit 48 to the same signal level equal to that of the normal electrocardiograph signal.例文帳に追加

心拍数演算ユニット４０には、マイクロコンピュータ４５と、このマイクロコンピュータ４５から出力される基本信号に基づいて、擬似心電信号を生成する擬似心電信号生成回路４８と、この擬似心電信号生成回路４８から出力される擬似心電信号を、正規の心電信号と同等の信号レベルまで減衰させる減衰回路４９とからなる擬似心電信号出力手段４７が設けられている。 - 特許庁

To provide an antenna multicoupler control circuit and a mobile phone having the circuit where a pass band is switched into 3 steps or over so as to make the pass bandwidth of the multicoupler narrower thereby enhancing the basic performance of the frequency band shift type antenna multicoupler such as an insertion loss, an in-band loss deviation and an attenuation and downsizing the multicoupler.例文帳に追加

３段階以上に通過帯域を切り替えることで、共用器の通過帯域幅をより狭帯域にすることを可能にし、周波数帯域シフト型アンテナ共用器の挿入損失、帯域内損失偏差、減衰量の基本性能を向上させ、共用器の小型化も可能とするアンテナ共用器制御回路及び該回路を有する携帯式移動電話装置を提供する。 - 特許庁

Output of the basic pattern generator G_0 and output of the k-pieces of preferential pattern generators G_k are connected to signal inputs of corresponding selector circuits T_k, respectively, and output of the preferential pattern selection conditions S_k is connected to an on/off control input of each selector circuit T_k.例文帳に追加

基本パターン発生器（Ｇ_0）の出力およびｋ個の優先パターン発生器（Ｇ_k）の出力は、それぞれ対応するセレクタ回路Ｔ_kの信号入力に接続され、優先パターン選択条件（Ｓ_k）の出力は、各セレクタ回路Ｔ_kのＯＮ／ＯＦＦの制御入力と接続される。 - 特許庁

To provide a radiation-sensitive resin composition adaptable to a short-wavelength radiation typified by far UV capable of meeting progress of scale down in an integrated circuit device, having high transparency to radiations and excellent in basic properties as a resist, such as sensitivity, resolution, pattern profile and line edge roughness of a pattern.例文帳に追加

集積回路素子における微細化の進行に対応しうる遠紫外線に代表される短波長の放射線に適応可能で、放射線に対する透明性が高く、かつ感度、解像度、パターンプロファイル、パターンのラインエッジラフネス等のレジストとしての基本物性に優れる。 - 特許庁

When one phase video signal synchronized with a basic clock CLK1 is inputted to a video signal line 73 and a video signal of a positive polarity is written in the pixel of a nth block, a scanning line 34 is selected by a polarity selecting circuit 65 controlled by a polarity signal POLU with timing corresponding to nth block.例文帳に追加

基本クロックCLK1に同期した１相ビデオ信号をビデオ信号線73に入力して第ｎブロックの画素に正極性のビデオ信号を書き込む場合、第ｎブロック目に相当するタイミングで極性信号POLUで制御された極性選択回路65で、走査線34を選択する。 - 特許庁

To provide a combination of a basic power amplifier measuring function and a measuring system self-test function into one RF circuit to improve reliability and reproducibility, to reduce the costs and to improve the accuracy without cutting a high power RF switch or DUT.例文帳に追加

大電力ＲＦスイッチまたはＤＵＴの切断を必要とすることなく、高信頼性、高再現性、低コスト、及び、高正確度をもたらす、基本的な電力増幅器測定機能及び測定システム自己テスト機能の、１つのＲＦ回路への組み合わせを提供する。 - 特許庁

With a composite resonance type switching converter equipped with a self-excited voltage resonance type converter as basic constitution, detection winding AN, drive winding NB for a drive circuit, and control winding Nc are wound on a drive transformer CDT.例文帳に追加

自励式の電圧共振形コンバータを備える複合共振形スイッチングコンバータを基本構成として、ドライブトランスＣＤＴに、検出巻線ＮAと、自励発振駆動回路の駆動巻線ＮBと、制御巻線Ｎｃを巻装して、制御巻線Ｎｃと駆動巻線ＮBとを磁気結合させる。 - 特許庁