「basic circuit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A first matrix acquiring circuit 21G acquires R signal for every basic matrix, and a first averaging circuit 31G outputs an average value of the R signal AveCH1.例文帳に追加

第１マトリクス取得回路２１ＧはＲ信号を基本マトリクスごとに取得し、第１平均化回路３１ＧはＲ信号の平均値ＡｖｅＣＨ１を出力する。 - 特許庁

An operating circuit in basic specifications is formed by incorporating electric circuit units M1, M2 between switches sw1, sw2, and solenoids SL1, SL2 via connectors CN1 to CN3.例文帳に追加

スイッチｓｗ１,ｓｗ２とソレノイドＳＬ１,ＳＬ２の間にコネクタＣＮ１〜ＣＮ３を介して電気回路ユニットＭ１,Ｍ２を組み込み、基本仕様としての操作回路を形成する。 - 特許庁

In a TG-IC for drive-controlling a CCD image pickup element, a basic clock supply part 30 incorporating the changeover circuit of drive frequency (basic clock CLK) of the CCD image pickup element is provided.例文帳に追加

ＣＣＤ撮像素子を駆動制御するＴＧ−ＩＣには、ＣＣＤ撮像素子の駆動周波数（基本クロックＣＬＫ）の切り換え回路を内蔵した基本クロック供給部３０４が設けられている。 - 特許庁

The driver circuit has: a basic circuit 100 which is supplied with a differential input signal and extracts at least a positive-side signal or negative-side signal of a differential output signal; and a replica circuit 200 which is supplied with the differential input signal to the basic circuit 100 and extracts at least the negative-side signal or positive-side signal of the differential output signal.例文帳に追加

差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取りし可能な基本回路１００と、基本回路１００への差動入力信号が与えられ、差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路２００と、を有する。 - 特許庁

To provide a simple strobe unit with a higher function by adding a prescribed circuit to a basic strobe unit.例文帳に追加

基本となるストロボユニットに所定の回路を付加することにより、簡単でより高機能なものにすることができるストロボユニット。 - 特許庁

To provide a semiconductor integrated circuit device, having the basic cell structure that can avoid wiring entanglement of a signal wire, and the like.例文帳に追加

信号配線等の配線混雑を回避できる基本セル構造を有する半導体集積回路装置を提供する。 - 特許庁

A vertical drive pulse generating circuit 2 uses the basic clock signal to produce four vertical drive pulse signals V1 to V4.例文帳に追加

垂直駆動パルス発生回路２は、基本クロック信号を用いて４つの垂直駆動パルス信号Ｖ１〜Ｖ４を発生する。 - 特許庁

A digital tuner basic circuit 10 gives an NTSC composite signal So obtained by demodulating a received signal Si to a monitor.例文帳に追加

デジタルチューナ基本回路１０が、受信信号Ｓｉを復調したＮＴＳＣコンポジット信号Ｓｏをモニタ装置に送出する。 - 特許庁

A matching circuit portion 108 includes a first matching circuit 106 as a basic structure and a second matching circuit 107 for switching circuit constants, and detects lighting start state of arc tubes 101 and 111 to switch the circuit constants in the second circuit 107 in multiple steps.例文帳に追加

整合回路部１０８に基本構成となる第１の整合回路１０６と回路定数切り替えのための第２の整合回路１０７とを備え、発光管１０１及び１１１の点灯始動状態を検出して、多段階で、第２の整合回路１０７内の回路定数を切り替えることができる。 - 特許庁

A resistance measurement circuit, a capacity measurement circuit, an n-type MOS transistor measurement circuit, a p-type MOS transistor measurement circuit, and a ring oscillator measurement circuit are mounted in several tens of patterns, respectively, for example, on a basic measurement unit 11 arranged in the form of a lattice on a chip 1.例文帳に追加

たとえば、チップ１上に格子状に配置された基本計測ユニット１１に、それぞれ、抵抗測定回路、容量測定回路、ｎ型ＭＯＳトランジスタ測定回路、ｐ型ＭＯＳトランジスタ測定回路およびリングオシレータ測定回路を、数十パターンずつ搭載する。 - 特許庁

Circuit buildup data generated by each user are entered via a corresponding write pad and write terminal to each split circuit area and the basic elements in each circuit area are connected to build up a desired circuit.例文帳に追加

分割された回路領域ごとに対応する書込用パッドおよび書込用端子を介して、それぞれユーザによって生成された回路構築用データが入力され、回路領域内の基本素子の接続が行われて所望の回路が構築される。 - 特許庁

The PWM pulse signals generating device includes a first PLL control circuit 410, a ring oscillator 420 constituted by connecting a plurality of basic delay elements in series, and a delay pulse generating circuit comprising a delay ratio adjusting circuit 330 and a delay circuit 350.例文帳に追加

ＰＷＭパルス信号発生装置は、第１のＰＬＬ制御回路４１０と、複数の基本遅延素子を直列接続したリング発振器４２０と、遅延比率調整回路３３０と遅延回路３５０からなる遅延パルス発生回路とを含む。 - 特許庁

This EOS oscilloscope includes a timing generation circuit 4 provided on the EOS oscilloscope and a switching circuit for switching between each signal generated by a trigger circuit 3 and an external trigger signal in addition to the basic structure of the conventional EOS oscilloscope.例文帳に追加

従来のＥＯＳオシロスコープの基本構成に加え、ＥＯＳオシロスコープに備わるタイミング発生回路とトリガ回路が生成する各信号と外部トリガ信号を切替える切替回路をさらに備える。 - 特許庁

This low-voltage operation constant voltage circuit has, as a basic constituent element, a band gap reference voltage circuit including a resistor diode series circuit wherein a resistor and a diode-connected bipolar transistor are connected in series such that constant current flows.例文帳に追加

抵抗と、ダイオード接続されたバイポーラトランジスタとが直列に接続されて定電流が流れるように構成された抵抗・ダイオード直列回路を含むバンドギャップ基準電圧回路を基本構成要素として備える。 - 特許庁

A basic arithmetic circuit group 0103 of the dual interface card 1000 executes, in the contact environment, one basic operation of a target operation composed of a plurality of different basic operations in one cycle, and successively executes, in the non-contact mode, at least two basic operations of the target operation in one cycle.例文帳に追加

デュアルインターフェースカード１０００の基本演算回路群０１０３は、接触環境下では、１サイクルで、異なる複数の基本演算から構成される処理対象演算のうちの一つの基本演算を実行し、非接触環境下では、１サイクルで、処理対象演算のうちの少なくとも２つの基本演算を順次に実行する。 - 特許庁

The shift circuit 23a includes a second flip-flop 23c1 which synchronizes the basic clock signal at the start of the clock adjustment signal, and the counter circuit 23a includes a first flip-flop 23a1 and a first inverter 23a2 which divide the basic clock signal into two.例文帳に追加

シフト回路２３ｃは、基本クロック信号をクロック調整信号の立ち上がりで同期する第２フリップフロップ２３ｃ１で形成され、カウンタ回路２３ａは、基本クロック信号を２分周する第１フリップフロップ２３ａ１および第１インバータ２３ａ２で形成されている。 - 特許庁

To provide an image processing system in which noise elimination is accurately performed by directly performing image processing on a basic pixel group covering basic three primary colors such as image data of Bayer array, and in which an image converting circuit is not required so that circuit scale is reduced.例文帳に追加

ベイヤー配列の画像データなど基本三原色を網羅する基本画素群に対して直接画像処理を行なうことで、ノイズ除去を精度よく行ない、画像変換回路を必要とせず小規模な回路規模である画像処理装置を提供する。 - 特許庁

Print data (DATA1, DATA2) being delivered to respective thermal heads 12a and 12b are generated from a data division circuit 26b for dividing basic print data (DATA16 MHz) depending on two clock signals (CLK1, CLK2) produced through frequency division of a basic clock signal (CLK16 MHz) from a head drive circuit 26a.例文帳に追加

各サーマルヘッド１２ａ，１２ｂに対して出力される印字データ（DATA1,DATA2）が、ヘッド駆動回路２６ａからの基本クロック信号（CLK16MHz）を分周した二つのクロック信号（CLK1,CLK2）に応じて基本印字データ（DATA16MHz）を分割することによりデータ分割回路２６ｂにおいて生成される。 - 特許庁

A frequency identification circuit 2 receives an external clock signal extCLK received via a clock input buffer 1 of this semiconductor integrated circuit at its one input as a clock signal ECLK, and the frequency identification circuit 2 receives a basic clock signal BCLK generated by a basic clock oscillator 3 at the other input.例文帳に追加

クロック入力バッファ１を介して入力された外部クロック信号ｅｘｔＣＬＫを、クロック信号ＥＣＬＫとして、周波数同定回路２の一方の入力に供給し、基本クロック発振器３が形成した基本クロック信号ＢＣＬＫを周波数同定回路２の他方の入力に供給する。 - 特許庁

The integrated circuit includes a plurality of nodes (700 to 706) and a plurality of links that connect the nodes, and determines a basic link group (500 to 505) that connect a basic network of a whole-area tree structure using all nodes and shortcut links (400 to 405) other than the basic link group.例文帳に追加

複数のノード（７００−７０６）と、それらを接続する複数のリンクとを備える集積回路において、全ノードを用いた全域木構造の基本ネットワークを結ぶ基本リンク群（５００−５０５）と、基本リンク群以外のショートカットリンク（４００−４０５）とを決定する。 - 特許庁

When the basic cells of the same constitution are arranged at right and left sides of the cell 120 to constitute the semiconductor integrated circuit, adjacent basic cells 120 are superposed by one grid part and disposed, so that the adjacent basic cells 120 are made to partly penetrate into each other at the hook-type structure.例文帳に追加

基本セル１２０の左右側方に同一構成の基本セルを配列して半導体集積回路を構成する場合に、相い隣る基本セル１２０同士を１グリッド分重ね合せて、隣り合う基本セル１２０同士で前記鉤型構造の部分が入り込むように配置する。 - 特許庁

This device is provided with an extracting circuit 22 taking out a signal component S22 of a basic resonant frequency of this voice signal S11.例文帳に追加

音声信号Ｓ11から、この音声信号Ｓ11の基本の共振周波数の信号成分Ｓ22を取り出す抽出回路２２を設ける。 - 特許庁

To design a semiconductor integrated circuit in consideration of cells and wirings around an change cell when replacing a basic cell with the change cell.例文帳に追加

基本セルから変更セルに置き換える場合、変更セルの周囲のセルや配線も考慮して半導体集積回路を設計すること。 - 特許庁

A horizontal drive pulse generating circuit 3 uses the basic clock signal to produce two horizontal drive pulse signals H1 and H2.例文帳に追加

水平駆動パルス発生回路３は、基本クロック信号を用いて２つの水平駆動パルス信号Ｈ１およびＨ２を発生する。 - 特許庁

The characteristic identification number constitution circuit 1000 contains a plurality of basic circuits 100a-100d which output a signal of one bit.例文帳に追加

固有識別番号構成回路１０００は、各々が１ビットの信号を出力する複数の基本回路１００ａ〜１００ｄを含む。 - 特許庁

The voice basic frequency of the voice of a patient inputted from the microphone 31 is detected by a voice frequency detecting circuit 29.例文帳に追加

マイク３１から入力される患者の声の音声基本周波数を音声周波数検出回路２９において検出する。 - 特許庁

A quantization step width is decided by multiplying a matrix in a basic quantization table 54 by an SF value of a scaling factor calculation circuit 53.例文帳に追加

量子化ステップ幅は、基本量子化テーブル５４のマトリックスにスケーリングファクタ算出回路５３のＳＦ値を乗じて決定される。 - 特許庁

A null packet detecting circuit 2 receives the TS signals 11 carrying the TMCC basic information and outputs a null packet detecting signal 13.例文帳に追加

ヌルパケット検出回路２はＴＭＣＣ基本情報付きＴＳ信号１１を受信して、ヌルパケット検出信号１３を出力する。 - 特許庁

Data to be retrieved is stored in a general purpose register which is a part of a basic configuration of an arithmetic circuit in a retrieval system equipped with an arithmetic circuit which retrieves a retrieval key from data to be retrieved.例文帳に追加

被検索データから検索キーを検索する演算回路を備えた検索システムにおいて、被検索データが演算回路の基本構成の一部である汎用レジスタに記憶される。 - 特許庁

To realize an amplifying circuit, composed of a basic amplifier 11 and its bias circuit 21 which has a stable gain A, with respect to the variation in the process conditions or in the temperature.例文帳に追加

基本アンプ11とそのバイアス回路21で構成された増幅回路に関し、プロセス条件の変動や温度変動に対して安定した利得Aを有する増幅回路を実現する。 - 特許庁

The master clock generator circuit 47 then generates a basic clock, outputs a clock signal to an SCL line, and causes a master transfer sequencer circuit 48 to execute a transfer sequence.例文帳に追加

これによりマスタ・クロックジェネレータ回路４７は基本クロックを発生してＳＣＬラインにクロック信号を出力すると共に、マスタ・転送シーケンサ回路４８に転送シーケンスを実行させる。 - 特許庁

A semiconductor integrated circuit device has a basic buffer circuit 14 and a transistor resistance region 13 fitted in an approximately rectangular region using a GND wiring 11 and a part of a VDD wiring 12 as two sides respectively.例文帳に追加

ＧＮＤ配線１１とＶＤＤ配線１２の一部を２辺とする略矩形の領域にそれぞれ設けられた基本バッファ回路１４と、トランジスタ抵抗領域１３とを備える。 - 特許庁

A TS re-multiplexing circuit 9 inputs read-out TS signals 17, TMCC basic information 15, and a clock 16 for output, and outputs TS signals 21 carrying the TMCC basic information 15 after synchronizing and converting the clock 16.例文帳に追加

ＴＳ再多重回路９は読出ＴＳ信号１７、ＴＭＣＣ基本情報１５、出力用クロック１６を入力してクロック同期変換後ＴＭＣＣ基本情報付きＴＳ信号２１を出力する。 - 特許庁

To simplify a peripheral control circuit by decreasing the number of control terminals to the number of SPST basic circuits while maintaining a low insertion loss and high isolation with n-sets of SPnT type semiconductor switches of the SPST basic circuits.例文帳に追加

本発明は、ＳＰＳＴ型基本回路がｎ個のＳＰｎＴ型半導体スイッチで低挿入損失と高アイソレーシヨンを維持しつつ、制御端子を基本回路の数だけに削減し周辺制御回路を簡単にする。 - 特許庁

A first data transfer control circuit 28 controls the number of basic data converters which store data on the data bus 26, and the basic data converter to be used for data storage according to the data transfer mode information.例文帳に追加

第１データ転送制御回路２８は、データ転送モード情報に応じて、データバス２６上のデータを格納する基本データ変換器の面数およびどの基本データ変換器にデータを格納するかを制御する。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or the like, other than a power device 91, are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

A semiconductor integrated circuit device is equipped with belt-like high-concentration diffused regions 8 and 9 located along the edge of a basic cell row, and the diffused regions 8 and 9 are connected to intra-cell high-concentration diffused regions 4 and 6 formed in the basic cells.例文帳に追加

半導体集積回路装置は、基本セル列の縁部に沿って帯状高濃度拡散層領域８、９を有し、これと各基本セル内に形成したセル内高濃度拡散層領域４、６とを連結する。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or others in addition to a power device 91 are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

The CPU 102 keeps a first clock circuit 103, an input/output port 104, and a basic random number generator 150 for generating basic random numbers, connected via an internal bus, in addition to a power source device 91.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

Also, when an abnormal condition occurs in a control circuit 23 and MOSFETs 26, 27 provided in the basic drive circuit 20 and both of the respective head lamps 1, 2 cannot be lighted, a failure signal is output from a failure detection circuit 40 to the sub-circuit 30.例文帳に追加

そして、基本駆動回路２０に備えられた制御回路２３やＭＯＳＦＥＴ２６、２７に異常が生じて各ヘッドランプ１、２の両方の点灯が不可能となった場合、異常検出回路４０から予備回路３０に異常信号を出力する。 - 特許庁

The arithmetic of the quantum computer is decomposed and provided as combination of basic arithmetic to the states of two terminals for realizing the general q-bit converted from M input variables by a converting circuit by using the circuit for realizing each of basic arithmetics.例文帳に追加

変換回路によりＭ入力変数から変換された一般化されたｑ−ビットを実現する２ 端子の状態に対する基本的演算の組み合わせとして量子コンピュータの演算を分解し実現させるとともに、各基本的演算を実現させる回路を用いて実現させた。 - 特許庁

When a resonance-type converter is provided on the primary side as a power supply circuit for obtaining a DC input current by a voltage doubling rectifying circuit., and a resonance circuit is provided on the secondary side, a basic configuration as a composite resonance type converter is adopted.例文帳に追加

倍電圧整流回路により直流入力電圧を得る電源回路として、一次側に共振形コンバータを備え、二次側に共振回路を備えた複合共振形コンバータとしての基本構成を採る。 - 特許庁

The pixel number converter comprises a decimation circuit 30 for subtracting the high region component of a basic wave passed through a BPF circuit 40 from a signal subjected to interpolation filtering by increasing the sampling frequency and then subsampling the output signal from a reducing circuit 60.例文帳に追加

サンプリング周波数を上げ、内挿フィルタ処理を施した信号から、ＢＰＦ回路４０で通過した基本波の高域成分を減算処理し、減算回路６０の出力信号をサブサンプルする間引き回路３０とを備えた。 - 特許庁

This level shift circuit has a CMOS inverter circuit 33, consisting of a P-ch.MOS transistor 31 and an N-ch.MOS transistor 32 as a basic circuit, and an N-ch.MOS transistor 34 commonly connected (diode-connected) with the drain and the gate is connected between a circuit end on the GND side of this circuit 33 and the GND.例文帳に追加

Ｐ‐ｃｈ．ＭＯＳトランジスタ３１およびＮ‐ｃｈ．ＭＯＳトランジスタ３２からなるＣＭＯＳインバータ回路３３を基本回路とし、このＣＭＯＳインバータ回路３３のＧＮＤ側回路端とＧＮＤとの間に、ドレインおよびゲートが共通に接続（ダイオード接続）されたＮ‐ｃｈ．ＭＯＳトランジスタ３４を接続した構成とする。 - 特許庁

To obtain a semiconductor integrated circuit constituted of a plurality of basic cells and capable of supplying a plurality of sorts of power without reducing the degree of integration.例文帳に追加

複数の基本セルから構成され、集積度を損ねることなく複数種の電源供給が可能な半導体集積回路を得る。 - 特許庁