| 例文 |
basic circuitの部分一致の例文一覧と使い方
該当件数 : 440件
A basic signal generation circuit (204) generates a PWM basic signal of a predetermined frequency regardless of the state of control of the switching element (201).例文帳に追加
基本信号発生回路(204)は、スイッチング素子(201)の制御状態にかかわらず所定の周波数のPWM基本信号を生成する。 - 特許庁
To provide a jitter removing/shaping circuit for removing jitter at the time of operating the electronic circuits of plural units with the same high frequency basic clock, and for reproducing the basic clock and a synchronous electronic circuit system using the jitter removing/shaping circuit.例文帳に追加
同一の高周波基本クロックで多数のユニットの電子回路を動作させるときのジッターを除去して基本クロックを再生するジッタ除去整形回路およびこのジッター除去回路を用いた同期式電子回路システム。 - 特許庁
Most of the basic constitution of the distortion compensation circuit is similar to that of a conventional feedforward distortion compensation circuit.例文帳に追加
本発明にかかる歪補償回路の基本的構成の大部分は、従来のフィードフォワード型歪補償回路のものと同様である。 - 特許庁
The interpolation circuit 1 is provided with basic circuits 10a and 10b, a superposing circuit 20, an inputting terminal 30 and an outputting terminal 40.例文帳に追加
補間回路1は、基本回路10a,10b、重合わせ回路20、入力端子30、および出力端子40を備えている。 - 特許庁
Inside the pickup, a separator circuit 227 is provided with a PLL circuit 50 for reproducing a basic clock WCLK on the basis of a transmitted EFM signal.例文帳に追加
伝送されたEFM信号に基づいて基本クロックWCLKを再生するPLL回路50を、ピックアップ内の分離回路227に設けた。 - 特許庁
The majority of basic constitution of the distortion compensating circuit is similar to a conventional feedforward type distortion compensating circuit.例文帳に追加
本発明にかかる歪補償回路の基本的構成の大部分は、従来のフィードフォワード型歪補償回路のものと同様である。 - 特許庁
To provide a semiconductor integrated circuit which is reduced in waste of a circuit cell as a basic constitution unit and can be improved in functionality, and whose increase in circuit size can be suppressed.例文帳に追加
基本構成単位となる回路セルの無駄を減らし、機能性を向上を図れ、回路サイズの増大を抑えることができる半導体集積回路を提供する。 - 特許庁
In this IC tester, a quality decision circuit 247 decides the quality and outputs a quality decision signal to a basic control circuit 21 and a fault detection circuit 248.例文帳に追加
ICテスタにおいて、良否判定回路247は、良否判定を行い、良否判定信号を基本制御回路21と不良検出回路248に出力する。 - 特許庁
A circuit is composed of a unit of rectangular (strip) basic cell (BC) having each short side equivalent to one pitch of a grid.例文帳に追加
短辺が1グリッド相当の矩形(短冊状)の基本セル(BC)を単位として回路を構成する。 - 特許庁
Pulse signals of the detected basic frequency are generated by the voice frequency detecting circuit 29.例文帳に追加
検出された基本振動数のパルス信号を音声周波数検出回路29において生成する。 - 特許庁
Basic data is divided into groups in parallel to each axial direction of an input color and stored in each memory circuit.例文帳に追加
入力色の各軸方向に平行に基礎データをグループ分割し各メモリ回路に格納する。 - 特許庁
A switch circuit 30 is provided on each of logic cells 10 serving as circuit basic units, and power supply to the logic circuit 20 of the logic cell is turned on and off for every cell by the switch circuit 30.例文帳に追加
回路の基本単位となる論理セル10のそれぞれにスイッチ回路30が設けられており、論理セルの論理回路部20への電源供給は、このスイッチ回路30によってセルごとにオンオフされる。 - 特許庁
The voltage conversion circuit is in a configuration where the output pulse signal of the delay circuit 102 is selected from the output signal of a basic delay circuit 107 of the delay circuit 102 and each output signal of an additional delay circuit 108.例文帳に追加
この電圧変換回路は、遅延回路102の出力パルス信号を、遅延回路102の基本遅延回路107の出力信号および追加遅延回路108の各出力信号から選択するという構成になっている。 - 特許庁
To effect the reading of image data of four channels (corresponding to four basic colors) without resulting in an increase in the construction of an A/D conversion circuit for three channels (corresponding to three basic colors).例文帳に追加
3チャネル(3色)用のA/D変換回路の構成の増大を招くこと無く、4チャネル(4色)分の画像データの読み取りを行うことを可能にする。 - 特許庁
The control circuit 7 sets the basic frequency and the basic voltage of power conversion equipment 1, based on these power frequency f_3P and power voltage V_3P determined.例文帳に追加
制御回路7は、判定されたこれら電源周波数f_3Pと電源電圧V_3Pとに基づいて、電力変換装置1の基底周波数,基底電圧を設定する。 - 特許庁
Predetermined number of outputs of basic waveform from a basic waveform generation circuit 10 are counted by 200 period counter 12 and that count is subtracted from the drive counter 14.例文帳に追加
また、基本波形発生回路10からの基本波形の出力の所定数を200周期カウンタ12でカウントし、そのカウント値をドライブカウンタ14から減算する。 - 特許庁
In the internal refresh control circuit, a refresh basic clock 126 is generated asynchronously to an external clock in a refresh basic clock generation circuit 121 and refresh request signals 127 are activated finally in response to it.例文帳に追加
内部リフレッシュ制御回路において、リフレッシュ基本クロック生成回路121で外部クロックとは非同期でリフレッシュ基本クロック126が生成され、これに応じて、最終的にリフレッシュ要求信号127が活性化される。 - 特許庁
The electronic maintaining circuit is an inverter circuit (2), and the mutual conductance (gm) is decided so that the device cannot oscillate in the undesirable basic bending vibration mode but oscillate in the desired basic torsion vibration mode of the resonator.例文帳に追加
電子維持回路は、インバータ回路(2)であり、その相互コンダクタンス値(g_m)は、デバイスが望ましくない基本曲げ振動モードで振動できないが、共振器の所望の基本捩り振動モードで振動できるように、決定される。 - 特許庁
A drive signal generating circuit generates a first basic ejection pulse, i.e., a first pulse PS1, a second basic ejection pulse, i.e., a third pulse PS3, and a third basic ejection pulse, i.e., a fourth pulse PS4 at a specified period t.例文帳に追加
駆動信号発生回路は、1番目の基本吐出パルスである第1パルスPS1と、2番目の基本吐出パルスである第3パルスPS3と、3番目の基本吐出パルスである第4パルスPS4とを所定周期tで発生する。 - 特許庁
To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.例文帳に追加
フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁
This semiconductor integrated circuit is equipped with a substrate 1, a standard cell 2 materializing the functions of an inverter, a NAND circuit, a flip flop circuit, etc., and a basic cell 3 being a transistor.例文帳に追加
本発明の半導体集積回路は、基板1と、インバータ、NAND回路、フリップフロップ回路などの機能を実現するスタンダードセル2と、トランジスタであるベーシックセル3と、を備えている。 - 特許庁
A flexible printed circuit board 7 has a basic substrate 19, an x pad electrode 21a and a first conductive layer 23.例文帳に追加
フレキシブルプリント基板7は、基体19、xパッド電極21a及び第1の導電層23を有する。 - 特許庁
An emphasis calculation circuit 6 refers to the signal after smoothing to calculate a basic emphasis amount of the target pixel.例文帳に追加
強調算出回路6は平滑化後の信号を参照し注目画素の基礎強調量を算出する。 - 特許庁
This transformer is a triple resonant Tesla transformer having a basic structure in which a primary side resonant circuit is doubled.例文帳に追加
1次側共振回路を二重とした三重共振型テスラトランス装置の基本構成を示すものである。 - 特許庁
The basic circuit generally includes two inverters and a variable capacitor to configure a delay of a circuit input and/or an output.例文帳に追加
基本的な回路は回路入力および/あるいは出力の遅延を構成するために一般的に2つのインバータおよび1つの可変コンデンサを含む。 - 特許庁
To provide a method for forming a circuit in which sufficient adhesion of the circuit pattern of an RFID data carrier, or the like, to the basic material of a protective film can be ensured.例文帳に追加
RFIDデータキャリア等の回路パターンの保護フィルムの基材に対する密着性が十分に得られる回路の形成方法を提供する。 - 特許庁
Then, the extended switch interface circuit 3 is successively connected with the switch interface circuit 3 of the basic interface group 9 by a passing subscriber highway group 7.例文帳に追加
そして、増設されたスイッチインタフェース回路3は、基本インタフェースグループ9のスイッチインタフェース回路3と渡り加入者ハイウェイグループ7によって順次接続される。 - 特許庁
To a level shift basic circuit 10 of the CMOS constitution composed of four transistors M1-M4, a control circuit 20 for suppressing the through current is added.例文帳に追加
4個のトランジスタM1〜M4からなるCMOS構成のレベルシフト基本回路10に、その貫通電流を抑止するための制御回路20を付加する。 - 特許庁
The semiconductor integrated circuit is constituted by combining circuit blocks 102 each of which includes a basic circuit 30 of a flip-flop and a selector circuit 32 exclusively connecting an input of an actually operating clock and an input of a scan testing clock to an output terminal and in which a circuit having an output terminal of the selector circuit 32 connected to a clock terminal CKin of the basic circuit 30 can not be divided.例文帳に追加
フリップフロップの基本回路30と、実働クロックの入力とスキャンテスト用クロックの入力とを排他的に出力端子に接続するセレクタ回路32とを含み、基本回路30のクロック端子CKinにセレクタ回路32の出力端子が接続されている回路を分割できない回路ブロック102として、回路ブロック102を組み合わせることによって半導体集積回路を構成する。 - 特許庁
In the semiconductor integrated circuit device, block areas 1-20 for master slice are placed in an area 32 in a semiconductor chip 30 in order to reduce the time for design, and basic blocks provided in basic blocks 21-24 formed in a basic block area 33 in a part of electronic circuit are maximally used in order to realize a reliable circuit modification and development of models.例文帳に追加
半導体チップ30の一領域32には、マスタースライス用のブロック領域1〜20を配置して、設計時間の短縮をはかると同時に、電子回路の一部は、基本ブロック領域33に形成された基本ブロック21〜24に設けられる基本ブロックを活用することで信頼の高い回路修正、機種展開をはかる。 - 特許庁
Between a drain of the PMOS transistor MP6 and a VSS power supply line 2m, there are connected a basic current generation circuit 12 and selective current generation circuits 14-17 selectively connected in parallel to the basic current generation circuit 12.例文帳に追加
PMOSトランジスタMP6のドレインとVSS電源線2との間に、基本電流生成回路12と、選択により基本電流生成回路12に並列接続される選択電流生成回路14〜17とを接続する。 - 特許庁
The contents of a vehicle basic function control program are updated in a flash memory 80 in which the vehicle basic function control program is stored by a decoding circuit 90 and a rewriting circuit 92 based on the fetched cipher data.例文帳に追加
その取り込まれた暗号データに基づき、復号化回路90および書換回路92により、車両基本機能制御プログラムを記憶したフラッシュメモリ80においてその車両基本機能制御プログラムの内容を更新する。 - 特許庁
The receiving antenna/detection part 9 is arranged with a plurality of basic unit receiving circuits 11 and further, each basic unit receiving circuit 11 is composed of a plane print antenna 12 such as a patch antenna, an amplifier circuit 13 generated into fine plane circuit by MMIC technology and a mixer circuit 14 to be functioned as a square unit.例文帳に追加
受信アンテナ&検波部9には複数の基本単位受信回路11が配置されており、さらに基本単位受信回路11はパッチアンテナなどの平面プリントアンテナ12とMMIC技術によって微小平面回路に生成されるアンプ回路13および2乗器として機能するミキサ回路14から構成されている。 - 特許庁
The semiconductor integrated circuit device 1 can supply a bias voltage optimal for a CMOS operational amplifier 13 by making a circuit constitution of a CMOS circuit which the CMOS operational amplifier includes as a basic circuit and circuit constitution of a CMOS circuit 142 which a bias voltage setting circuit 14 includes identical.例文帳に追加
半導体集積回路装置1は、CMOSオペアンプ13が基本回路として備えるCMOS回路の回路構成とバイアス電圧設定回路14が備えるCMOS回路142の回路構成とを同一にすることにより、CMOSオペアンプに最適なバイアス電圧を供給することが可能となる。 - 特許庁
A basic wave current control circuit 100 controls the basic wave component of a motor current in an orthogonal coordinate system (dq coordinate system) rotating in synchronism with rotation of an AC motor 11.例文帳に追加
基本波電流制御回路100は、交流モータ11の回転に同期して回転する直交座標系(dq座標系)において、モータ電流の基本波成分を制御する。 - 特許庁
This FPSA device comprises a plurality of basic cells 2 to be a sequencer, the basic cells 2 having a sequence table 11 that has a preset number of slots to store simple commands, and has a structure where these basic cells 2 are connected by a network circuit.例文帳に追加
このFPSAデバイスは、シーケンサとなる基本セル2を複数備え、基本セル2は、単純命令を格納するための予め設定された数のスロットを持つシーケンステーブル11を有し、これらの基本セル2をネットワーク回路で結んだ構造を持つ。 - 特許庁
When a check button 7 is depressed and a check button depressing signal 53 is outputted to a main control basic plate C and a discharge control basic plate H, a power failure monitoring circuit 42 and a clear switch 41 output a power failure signal 51 and a RAM clear signal 52 to the main control basic plate C and the discharge control basic plate H.例文帳に追加
チェックボタン7が押下されて、主制御基板C及び払出制御基板Hへチェックボタン押下信号53が出力された場合に、停電監視回路42及びクリアスイッチ41は主制御基板C及び払出制御基板Hへ停電信号51及びRAMクリア信号52を出力するように構成されている。 - 特許庁
In one embodiment, the high frequency distribution synthesizer has a basic port, a plurality of branch ports branched in correspondence to the basic port, and a substrate with a circuit of branching wirings from the basic port to the branch ports formed thereon, wherein the branch ports and the basic port are provided on the same surface on the substrate.例文帳に追加
本発明一例の高周波分配合成器は、基本ポートと、この基本ポートに対応して分岐された複数の分岐ポートと、前記基本ポートから前記分岐ポートに分岐配線の回路を形成された基板と、を備え、前記分岐ポートと前記基本ポートとが前記基板上の同一の面に配設される。 - 特許庁
To provide a high speed picture processor capable of quickly processing a basic picture arithmetic operation in a simple circuit constitution.例文帳に追加
簡単な回路構成で、基本的な画像演算を高速に処理することが可能な高速画像処理装置の提供。 - 特許庁
On the basic cell 11, the power element PE and the driving circuit DC are arranged side by side crosswise (first direction) as shown in Figure.例文帳に追加
基本セル11上でパワー素子PEと駆動回路DCは、図1に示す横方向(第1方向)に並べて配置されている。 - 特許庁
In this first camera signal processing circuit 61, only a basic video image signal processing of, for example, γ correction, etc., is performed.例文帳に追加
この第1のカメラ信号処理回路61では、例えばγ補正等の基本の映像信号処理のみが行われる。 - 特許庁
METHOD FOR REALIZING Q-BIT FOR QUANTUM COMPUTER, METHOD AND CIRCUIT FOR REALIZING BASIC ARITHMETIC例文帳に追加
量子コンピュータのq−ビットの実現方法、および基本演算の実現方法及び上記基本演算を実現する回路 - 特許庁
As a basic configuration, a photoelectronic oscillator in the configuration of arranging a frequency divider inside a closed loop positive feedback circuit is used.例文帳に追加
基本構成として、閉ループ正帰還回路内に分周器を配置した構成の光電子発振器を用いる。 - 特許庁
The debugging basic circuit part 160 has a debugging command analyzing part 172 analyzing a command inputted from the outside.例文帳に追加
デバッグ基本回路部160は外部から入力される命令を解析するデバッグ命令解析部172を有している。 - 特許庁
Thus, two or more kinds of the parallel PN patterns are generated by sharing the shared basic circuit 10A.例文帳に追加
これにより、共用基本回路10Aを共用して、2種類以上のパラレルPNパタンを発生させることができる。 - 特許庁
The superposing circuit 20 inputs the outputs from the basic circuits 10a and 10b and outputs the superposition of these inputs.例文帳に追加
重合わせ回路20は、基本回路10a,10bからの出力を入力し、これらの重ね合わせを出力する。 - 特許庁
To easily manufacture a stroboscope unit having a more efficient and different function by adding a prescribed circuit to a basic stroboscope unit.例文帳に追加
基本となるストロボユニットに所定の回路を付加して、より高機能で異なる機能のストロボユニットを簡単に製造する。 - 特許庁
The antenna circuit constituent body comprises a resin film basic material, a circuit pattern layer 100 including a metal foil formed on the surface of the resin film basic material according to a pattern in order to carry out a specified function, and dummy pattern layers 151, 152 and 153 including a metal foil formed on the surface of the resin film basic material.例文帳に追加
アンテナ回路構成体は、樹脂フィルム基材と、所定の機能を果たすようにパターンにしたがって樹脂フィルム基材の表面の上に形成され、金属箔を含む回路パターン層100と、樹脂フィルム基材の表面の上に形成された、金属箔を含むダミーパターン層151と152と153とを備える。 - 特許庁
A control circuit on the input side includes a basic pulse generating circuit 26 which generates a timing signal for ON of the main switching element 14, and a triangular wave reset signal generating circuit 28 which sends a triangular wave reset signal to the PWM circuit 36.例文帳に追加
入力側制御回路に、主スイッチング素子14をオンのタイミング信号を生成する基本パルス発生回路26と、PWM回路36に三角波リセット信号を送る三角波リセット信号発生回路28を備える。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|