「basic circuit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The RF transmitter includes: a modulating circuit adapted to modulate a digital signal to an RF signal to be transmitted; an output amplifier circuit adapted to amplify the modulated RF signal; a tuning voltage generation circuit for generating a tuning voltage that varies in accordance with temperature fluctuations and process variances; and a reference current generator adapted to control the amplitude of a basic band signal of modulating circuit in response to the tuning voltage.例文帳に追加

本発明による送信機は、デジタル信号を伝送される無線周波数信号に変調する変調回路と、変調された無線周波数信号を増幅する出力増幅回路と、温度と工程変化に従って可変する調整電圧を発生する調整電圧発生回路と、調整電圧に応答して前記変調回路の基底帯域信号の振幅を制御する基準電流発生器とを含む。 - 特許庁

To provide a means for logical simulations that enables analysis of consumed currents matching various operating modes of a circuit, without having to output detailed information about each basic element as the results of processing logical simulations.例文帳に追加

詳細な各基本素子に関する情報を論理シミュレーションの処理結果として出力することなく、回路の様々な動作モードに応じた消費電流解析を可能とする論理シミュレーションの手段を提供する。 - 特許庁

To realize an arbitrary unitary operation by a quantum circuit which utilizes two ancilla qubits and has one kind of 1-qubit observable A_θ and one kind of 2-qubit observable Z(×)X as basic constituents.例文帳に追加

２個の補助量子ビットを使い、１種類の１量子ビット観測量Ａ_θ及び１種類の２量子ビット観測量Ｚ（×）Ｘを基本構成要素とする量子回路により、任意のユニタリ演算を実現する。 - 特許庁

The delay pulses group which is the output of each frequency dividing delay circuit, is equivalent to that a time base is filled up by the pulses having delay time intervals (▵T), and the production of an output pulse train up to the basic clock period can be optionally carried out.例文帳に追加

各分周遅延回路の出力である遅延パルス群は、時間軸を遅延時間間隔（ΔＴ）をもつパルスで埋め尽くすことに相当し、基本クロック周期までの出力パルス列の生成が任意にできる。 - 特許庁

To output a desired graph state by an observation based quantum circuit which uses one auxiliary quantum bit and sets a one-quantum-bit observation amount of one sort and a two-quantum-bits observation amount of one sort as a basic component.例文帳に追加

１つの補助量子ビットを使い、１種類の１量子ビット観測量及び１種類の２量子ビット観測量を基本構成要素とする観測ベース量子回路により、所望のグラフ状態を出力する。 - 特許庁

To provide a substrate for thick film technology in which an inorganic insulating substrate obtained by impregnating a basic material of glass with silicone resin is especially made available as a substrate for thick film technology, and to provide a circuit board.例文帳に追加

特に、ガラス基材にシリコーン樹脂を含浸させた無機系絶縁基板を厚膜技術用の基板として使用できるようにした厚膜技術用基板及び回路基板を提供することを目的とする。 - 特許庁

An update cycle generation circuit 12 generates an update cycle specified by a CPU as a time unit for updating control data and counts a temporal transition of a basic cycle in this update cycle.例文帳に追加

更新周期発生回路１２は、制御データを更新する時間的な単位としてＣＰＵによって指定された更新周期を発生するとともに、この更新周期における基本周期の経時的な推移をカウントする。 - 特許庁

A control circuit (210) on-controls the switching element (201) when it receives a PWM basic signal and off-controls the switching element (201) when it receives an off signal based on output feedback of the switching power supply.例文帳に追加

制御回路（２１０）は、ＰＷＭ基本信号を受けたとき、スイッチング素子（２０１）をオン制御し、スイッチング電源装置の出力帰還に基づくオフ信号を受けたとき、スイッチング素子（２０１）をオフ制御する。 - 特許庁

The 2nd voltage-dividing resistance 5, therefore, displays its voltage-dividing function and the time constant of a voltage-dividing circuit 50 becomes smaller than that when the resistance value of the voltage-dividing resistance 52 provided as the basic constitution relates to the time constant.例文帳に追加

従って、第２の分圧抵抗５５はその分圧機能を発揮し、分圧回路５０の時定数が、基本構成として備える分圧抵抗５２の抵抗値が時定数に関係する場合に比べて小さくなる。 - 特許庁

A counter circuit 150 counts the number of continuous zero blocks and generates counter output signals CU, indicating a count result from parallel clock signals CK having n-folds cycle for the cycle of basic clock signals PCK.例文帳に追加

カウンタ回路１５０は、基本クロック信号ＣＫの周期のｎ倍の周期を有するパラレルクロック信号ＰＣＫに基づいて、連続する０ブロックの数をカウントし、カウント結果を示すカウンタ出力信号ＣＵを生成する。 - 特許庁

A via connection structure inside a polyimide multilayer wiring circuit substrate is formed by depositing a thin polyimide insulation film in a through hole provided to a basic member of a ground potential and filling up other holes with a metallic wiring material.例文帳に追加

ポリイミド多層配線回路基板内のビア接続構造は、アース電位の基本部材に設けられた貫通孔に薄いポリイミド絶縁膜が堆積され、残りの孔に金属配線材料が埋め込まれた構造となる。 - 特許庁

An oscillation circuit is constituted by providing a line 7 and a Gunn diode on a dielectric substrate 3, and the oscillation signal of an oscillator 41, which is a basic wave frequency signal, is injected through a DC bias line to the Gunn diode 6.例文帳に追加

誘電体基板３の上に線路７とガンダイオード６を設けて発振回路を構成し、基本波周波数信号であるオシレータ４１の発振信号を、ＤＣバイアス線路を介してガンダイオード６に注入する。 - 特許庁

In the case of changing the design for the semiconductor integrated circuit, the basic cells in the arranging area and the non-arranging area are wired corresponding to the functions after changing the design on the basis of design change data.例文帳に追加

半導体集積回路に対して設計変更を行う場合は、設計変更データに基づいて、配置領域および非配置領域のベーシックセルを設計変更後の機能に対応して配線するようになっている。 - 特許庁

To realize parallel operation of a switching power supply without changing the basic frequencies of convertors by devising the control circuit for a set number change signal which is a control signal to a current control switch.例文帳に追加

本発明は、電流制御スイッチへの制御信号としての組数変更信号を、制御回路の工夫により各コンバータの基本周波数を変化することなくスイッチング電源の並列運転を図ることを目的とする。 - 特許庁

Setting data for a basic operation status of the digital signal processing circuit 17 having a large number of registers are converted into a data row itself of a serial data SDA to be transferred, and the converted data are stored in a ROM 13.例文帳に追加

大量のレジスタを持ったデジタル信号処理回路１７の基本的な動作状態の設定データを、転送するシリアルデータＳＤＡのデータ列そのものに変換し、変換されたデータをＲＯＭ１３に記憶させる。 - 特許庁

In the heater 1, electronic components 15 for a heater drive circuit supplying power to a heating element 7 are mounted in the nonheating region 17 on the surface of a basic material 3 where the heating element 7 is not formed.例文帳に追加

加熱器１は、発熱抵抗体７への電力供給等を行うヒータ駆動回路の電子部品１５が、基材３の表面の発熱抵抗体７の形成されていない非発熱領域１７に実装されている。 - 特許庁

To obtain a package for containing a semiconductor element in which the basic body of a semiconductor device is hardly warped when a heat sink, i.e., an Al plate, for mounting the semiconductor device is warped thermally and thereby the substrate for mounting a semiconductor element placed on the upper surface of the basic body is not cracked thus preventing the wiring of circuit formed on the mounting substrate from being broken by cracking.例文帳に追加

半導体装置を搭載するヒートシンクとしてのＡｌ板が熱で反った場合、半導体装置の基体に反りが殆ど発生せず、その結果基体上面に載置された半導体素子の搭載用基板にクラックが発生せず、また搭載用基板に形成された回路配線がクラックにより断線しないようにすること。 - 特許庁

This semiconductor integrated circuit has delay elements 21-26 for generating a plurality of delay clock signals (inCLK1-inCLK3) whose phases are different by delaying a basic clock signal (inCLK0) generated inside in multi-stages and a multiplexer 27 for successively selecting and outputting the basic clock signal (inCLK0) and one of those delay clock signals (inCLK1- inCLK3), incorporated therein.例文帳に追加

内部で発生される基本クロック信号（ｉｎＣＬＫ０）を多段に遅延し位相が異なる複数の遅延クロック信号（ｉｎＣＬＫ１〜ｉｎＣＬＫ３）を生成する遅延素子２１〜２６と、基本クロック信号（ｉｎＣＬＫ０）および複数の遅延クロック信号（ｉｎＣＬＫ１〜ｉｎＣＬＫ３）の中の一つを順々に選択し、出力するマルチプレクサ２７とが内蔵される。 - 特許庁

According to the switching state of the first and second power switching circuits, a power source VCC terminal and a power source VSS terminal of the signal processing circuits are connected to the output terminal of the midpoint potential generation circuits, and a vertical circuit where current supplied from the basic voltage source and driving one signal processing circuit again drives another signal processing circuit and flows is composed.例文帳に追加

第１及び第２電源切換回路の切換状態に応じて、各中間電位発生回路の出力端子に、複数の信号処理回路の電源ＶＣＣ端子および電源ＶＳＳ端子が接続され、基本電圧源から供給されて１つの信号処理回路を駆動した電流が他の信号処理回路を再び駆動して流れる縦積み回路が構成される。 - 特許庁

When an IC designer prepares a circuit diagram, respective circuit elements included in this circuit diagram are extracted, each element is converted to a reference integration enable number per unit packaging area of a basic element, a total packaged element number is calculated and the chip size is predicted from the data of layout and reference integration enable number (integration density) stored in a data base 40.例文帳に追加

ＩＣ設計者が回路図を作成すると、この回路図に含まれる各回路素子を抽出し、変換テーブル３０を用いて、各素子を基本素子の単位実装面積当りの基準集積可能数に換算し、総実装素子数を算出して、データベース４０に格納されているレイアウトと基準集積可能数（集積密度）とのデータからチップサイズを予測する。 - 特許庁

Each gamma characteristics adjustment unit 21(1) to 21(n) of the gamma control circuit 10 selects a standard voltage from basic voltages generated by a standard voltage generating circuit 11 based on control adjustment data AD, and selects a standard voltage output terminal from among standard voltage output terminal candidates of a gamma control resistance circuit 13 as an output end of the standard voltage.例文帳に追加

ガンマ補正回路１０では、各ガンマ特性調整ユニット２１（１）−２１（ｎ）は、補正調整データＡＤに基づいて、基本電圧生成回路１１で生成された基本電圧から基準電圧を選択し、また基準電圧の出力先としてガンマ補正抵抗回路１３の基準電圧出力端子候補から基準電圧出力端子を選択する。 - 特許庁

In an basic operation of an input-output circuit, when a high level enable signal is supplied and an output circuit 12A operates, an input circuit 14A does not consume power, and conversely, when a low level enable signal is supplied and the input circuit 14A operates, the output circuit 12A does not consume power.例文帳に追加

出力回路１２Ａの出力端を高インピーダンス状態にする制御信号を出力回路１２Ａ及び入力回路１４Ａに供給したとき、入力回路１２Ａへの給電を生じさせてこれを動作させると同時に、出力回路１２Ａへの給電停止を生じさせ、また、上記制御信号が出力回路１２Ａ及び入力回路１４Ａに供給されないとき、出力回路１２Ａへの給電を生じさせてこれを動作させると同時に、入力回路１２Ａへの給電停止を生じさせる。 - 特許庁

When a condition prize balls cannot be paid out from a prize ball device is judged and ball run-out is detected based on detection of a ball run-out detection switch 167, a prize ball prohibition command is outputted from a basic circuit 53.例文帳に追加

玉切れ検出スイッチ１６７の検出に基づいて、賞球装置から賞球を払出せない状態である旨の判定を行ない、玉切れ検出がなされた場合に、賞球禁止コマンドを基本回路５３から出力する。 - 特許庁

The output of the basic circuit 10a linearly changes from g(x_1) (a first output value) to g_0x (a reference value) when an input variable x changes from x_1 (a first input value) to x_2 (a second input value).例文帳に追加

基本回路１０ａの出力は、入力変数ｘがｘ_１（第１の入力値）からｘ_２（第２の入力値）まで変化するとき、ｇ（ｘ_１）（第１の出力値）からｇ_０ｘ（基準値）まで線形的に変化する。 - 特許庁

A cell library pattern constituting a basic configuration of a semiconductor circuit pattern is preliminarily subjected to an OPC processing for a layout of a single cell, and the cell library pattern after the OPC processing is used to produce a semiconductor chip.例文帳に追加

半導体回路パターンの基本構成をなすセルライブラリパターンにあらかじめ、セルが単独で置かれているときのＯＰＣ（光近接効果補正）処理を行い、ＯＰＣ処理されたセルライブラリパターンを用いて半導体チップを作成する。 - 特許庁

A delay-stage detecting circuit 14 detects the number of delay stages of a buffer, through which the output signal of a digital variable delay line 12 is delayed one cycle behind a basic clock CLKref, from the phase detection result of a phase detector 13.例文帳に追加

遅延段検出回路１４は、位相検出部１３の位相検出結果から、デジタル可変遅延ライン１２の出力信号が基本クロックＣＬＫｒｅｆから１周期遅延するバッファの遅延段数を検出する。 - 特許庁

A harmonic wave current control circuit 200 controls the harmonic wave component of the motor current in an orthogonal coordinate system (dhqh coordinate system) rotating at a frequency equal to an integer times that of the basic wave component of the motor current.例文帳に追加

高調波電流制御回路２００は、モータ電流の基本波成分の周波数の整数倍の周波数で回転する直交座標系（ｄｈｑｈ座標系）において、モータ電流の高調波成分を制御する。 - 特許庁

If the detection of the number of allocated pixels corresponding to the minimum basic width of the linear bar code finds the number of allocated pixels smaller than the predetermined numbers, the control circuit 3 selects an algorithm prioritizing reliability in decoding.例文帳に追加

また、制御回路３は、リニアバーコードの最小基本幅に対応する画素の割当数を検出した結果、画素の割当数が所定数未満である場合には、確実性を優先したアルゴリズムを選択しデコード処理を行う。 - 特許庁

With a composite resonance type switching converter equipped with a self-excited voltage resonance type converter as basic constitution, detection winding NA, drive winding NB for a drive circuit, and control winding Nc are wound on a drive transformer CDT.例文帳に追加

自励式の電圧共振形コンバータを備える複合共振形スイッチングコンバータを基本構成として、ドライブトランスＣＤＴに、検出巻線ＮAと、自励発振駆動回路の駆動巻線ＮBと、制御巻線Ｎｃを巻装する。 - 特許庁

To provide a test mode setting circuit of MCU, which does not separately have a test pin, in which a test mode is set through the use of only the reset pin or the clock pin of the basic constitution element of MCU to be applied to MCU with the small number of pins.例文帳に追加

テストピンを別途に備えず、ＭＣＵの基本構成要素のリセットピン又はクロックピンのみを用いてテストモードを設定して、ピン数の少ないＭＣＵにも適用し得るＭＣＵのテストモード設定回路を提供すること。 - 特許庁

Since the balance between the tube currents 41 and 42 is disrupted when emission-less occurs, and the difference between the tube currents is output from the pulse transformer 7 as a basic wave component, it resonates in the tuning circuit 8, and a Q-fold output voltage is output.例文帳に追加

エミレス発生の場合は管電流４１，４２のバランスが崩れ、この管電流の差分が基本波成分としてパルストランス７から出力されるため、これが同調回路８で共振しＱ倍の出力電圧が得られる。 - 特許庁

To reduce a basic space and a cost for achieving shut-down control to save electricity in a chip of an optical receiving circuit 11 composed of an optical fiber link and communicating by converter a received optical signal into an electrical signal.例文帳に追加

光ファイバリンクを構成し、受信した光信号を電気信号に変換して通信する光受信回路１１のチップにおいて、省電力化のためのシャットダウン制御を実現するにあたって、基板スペースやコストを削減する。 - 特許庁

For a basic circuit, at a timing relating to the fluctuation display start of the special pattern, a fluctuation pattern command capable of specifying the fluctuation display time of the special pattern and a stop pattern command capable of specifying the display result of the special pattern are transmitted.例文帳に追加

基本回路は、特別図柄の変動表示開始に関連するタイミングで、特別図柄の変動表示時間を特定可能な変動パターンコマンド、および、特別図柄の表示結果を特定可能な停止図柄コマンドが送信される。 - 特許庁

In a high frequency switch module 2, one line from a branching filter circuit 44 is included as a basic signal line 201, which branches off into branch signal lines composed of lines 202a and 202b of a 1st kind and a line 203 of a 2nd kind.例文帳に追加

高周波スイッチモジュール２は、分波回路４４からの１つの線路を基本信号線路２０１として、該基本信号線路から第一種線路２０２ａ，２０２ｂ第二種線路２０３とからなる分岐信号線路が分岐する。 - 特許庁

In the method, an RTL library where delay variable are written so that the delay information of a circuit can be written is stored to an RTL library storing means 13-1, while writing operation of each of the basic logic cells in RTL.例文帳に追加

基本論理セルの各々の動作をＲＴＬで記述するとともに、回路の遅延情報を記述できるように遅延変数を記述したＲＴＬライブラリをＲＴＬライブラリ記憶手段１３−１に格納しておく。 - 特許庁

The basic module 1 includes a diagnostic section 14, which individually selects each function module 2 and gives inspection power to the internal circuit 20 before supplying power in an ordinary mode to the selected function module 2.例文帳に追加

基本モジュール１は診断部１４を備え、診断部１４では、各機能モジュール２を個別に選択し、選択した機能モジュール２について通常モードの電力を供給する前に検査用の電力を内部回路２０に与える。 - 特許庁

In a system basic I/O system(BIOS), sets up the performance of a CPU 11 is set up to the maximum performance by using a CPU speed control circuit 152 in power ON self-test(POST) processing independently of CPU performance specified by a user and set up in a CMOS memory 20.例文帳に追加

システムＢＩＯＳは、ＣＭＯＳメモリ２０に設定されているユーザ指定のＣＰＵ性能とは無関係に、ＰＯＳＴ処理の中でＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能を最高性能に設定する。 - 特許庁

In a combined resonance type switching converter having a self-excited voltage resonance type converter as a basic structure; a detection winding NA, a driving winding NB of a self-excited oscillation driving circuit, and a control winding NC are wound around a driving transformer CDT.例文帳に追加

自励式の電圧共振形コンバータを備える複合共振形スイッチングコンバータを基本構成として、ドライブトランスＣＤＴに、検出巻線ＮAと、自励発振駆動回路の駆動巻線ＮBと、制御巻線Ｎｃを巻装する。 - 特許庁

To easily additionally install an expansion unit board to a basic unit board by only adding two kinds of elements and regular wiring when additionally installing the expansion board, by use of the same element composed of a circuit comprising a few kinds of elements.例文帳に追加

回路構成を少ない種類で構成した同一素子を用い、拡張ボードの増加に伴って規則的な配線と２種類の素子を追加するだけで基本ユニットボードに対して拡張ユニットボードを簡単に追加増設させる。 - 特許庁

To detect a load current due to an output voltage corresponding to an induced voltage of a basic secondary winding of a transformer, in a current detecting circuit of a multiple output switching power supply which outputs the voltage in the secondary side of transformer after accumulating such voltage.例文帳に追加

トランスの二次側の電圧を積み上げて出力する多出力のスイッチング電源の電流検出回路に関し、トランスの基本二次巻線の誘起電圧に対応した出力電圧による負荷電流を検出する。 - 特許庁

Thus, a subscriber connected to the remote subscriber accommodation device 1 of the extension interface group is successively line-concentrated to the switch interface circuit 3 of the basic interface group 9, line-concentrated and transmitted from a port highway 8 to a network 4.例文帳に追加

これにより、増設インタフェースグループ10の遠隔加入者収容装置１に接続された加入者は、順次基本インタフェースグループ９のスイッチインタフェース回路３に集線され、ポートハイウェイ８よりネットワーク４に集線して送信される。 - 特許庁

The semiconductor integrated circuit device 1 is provided with a plurality of basic cells 5 which are provided with a logic transistor 2 for logical computation and a power switch transistor 3 that can interrupt leak current when the logical transistor 2 does not work.例文帳に追加

半導体集積回路装置１は、論理演算を行なう論理トランジスタ２と、この論理トランジスタ２の不動作時にリーク電流を遮断できる電源スイッチトランジスタ３とを内部に有する基本セル５を複数備えている。 - 特許庁

While making constant the volumes of short fibers and resin of an insulation basic material, a sheet having a height matching the diameter of short fibers is formed, an insulation substrate is formed by laying the sheets in layers, and then a conductor circuit is formed on the insulation substrate.例文帳に追加

絶縁基材の短繊維の体積と樹脂の体積をほぼ一定量にし、短繊維の直径の高さにあわせたシートを作成し、前記シートを積層して絶縁基板を形成し、前記絶縁基板に導体回路を形成する。 - 特許庁

A control circuit (210) on-controls the switching element (201) when it receives the PWM basic signal and off-controls the switching element (201) when it receives either a first off signal based on output feedback of the switching power supply or a second off signal based on completion of time counting by the timer circuit (209).例文帳に追加

制御回路（２１０）は、ＰＷＭ基本信号を受けたとき、スイッチング素子（２０１）をオン制御し、スイッチング電源装置の出力帰還に基づく第１のオフ信号及び計時回路（２０９）の計時完了に基づく第２のオフ信号のいずれか一方を受けたとき、スイッチング素子（２０１）をオフ制御する。 - 特許庁

A phase adjusting circuit 33 determines the first transition and second transition of the data DQ based on a plurality of the latched data D(-n) to D(+n), and adjusts the delay time of the DLL circuit 31 for the central timings of an interval between the first transition and second transition to near the timing of the basic delay signal S(0).例文帳に追加

位相調整回路３３は、複数のラッチデータＤ（−ｎ）〜Ｄ（＋ｎ）に基づいて、データＤＱの第１遷移と第２遷移とを判定し、第１遷移と第２遷移とに応じた期間の中心タイミングを、基準遅延信号Ｓ（０）のタイミングを近づけるように、ＤＬＬ回路３１の遅延時間を調整する。 - 特許庁