「bit-string data」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A CPU 101 executes: a processing for separating a data stream to compressed and encoded moving image data and compressed and encoded graphics data; a processing for decoding separated compressed and encoded graphics data; and a processing for ciphering the graphics data based on a bit string.例文帳に追加

ＣＰＵ１０１は、データストリームを圧縮符号化された動画像データと圧縮符号化されたグラフィクスデータとに分離する処理と、分離された圧縮符号化されたグラフィクスデータをデコードする処理と、グラフィクスデータをビット列に基づいて暗号化する処理とを実行する。 - 特許庁

The character code of each character constituting the detection object character string is stored in a low-order bit, its configuration sequence (what character number) is stored in a high-order bit, and respectively constituting data are stored from the head address of the CAM 80.例文帳に追加

そして、検出対象文字列を構成する各文字のキャラクタコードを下位ビットに、その構成順位（何文字目ということ）を上位ビットに、それぞれ構成するデータを、ＣＡＭ８０の先頭番地より格納する。 - 特許庁

The digital signal string is composed of a plurality of continuous frames, and each frame is provided with information data, a preamble preceding to the information data for establishing the synchronization of the data, and a guard bit following the data and the change of the selection signal and the selection of the antenna are performed whenever the guard bit is received.例文帳に追加

デジタル信号列は、連続する複数のフレームからなり、各フレームは、情報データと、この情報データの同期を確立するために情報データに先行したプリアンブルと、情報データに後続するガードビットとを、具備し、選択信号の変更及びアンテナ選択が、ガードビットの受信ごとに行われる。 - 特許庁

A comparison object bit string generation part 112 generates a comparison object bit string from the data string 101 and inputs it to a character and match length decoding part 113 and a plurality of match position decoding parts 114-0 to 114-15 to cause them to execute decoding of Huffman codes representing character codes and match lengths and decoding of Huffman codes representing match position appearing following match lengths, in parallel.例文帳に追加

比較対象ビット列生成部112は、データ列101から比較対象ビット列を生成して文字＆一致長復号化部113と複数の一致位置復号化部114-0〜114-15に入力し、文字コード及び一致長を示すハフマン符号の復号化と、一致長に続いて現れる一致位置を示すハフマン符号の復号化とを並列に行わせる。 - 特許庁

To provide a nonvolatile semiconductor memory device and a nonvolatile semiconductor memory system by which data can be prevented from being erroneously written when the data is written in a memory cell being close to a bit line in a NAND string.例文帳に追加

ＮＡＮＤストリング内のビット線に近いメモリセルにデータの書き込みを行う際に、誤書き込みを防止する不揮発性半導体記憶装置及び不揮発性半導体記憶システムを提供する。 - 特許庁

Moreover, this device is provided with an arithmetic unit 3 for calculating the rotator by calculating the basic rotator data according to the fourth address of upper n bits of the bit string y.例文帳に追加

更に、ビット列ｙの上位ｎビットの第４のアドレスに応じて基本回転子データを演算して回転子を算出する演算装置３が設けられている。 - 特許庁

An image processing apparatus converts image data into an index (N=4 in the figure) by using a conversion table for converting a bit string having 2N digits into an N-digit index having three values.例文帳に追加

画像処理装置は、２Ｎ桁のビット列をＮ桁の３値のインデックスに変換するための変換テーブルを用いて、画像データをインデックスに変換する（図ではＮ＝４）。 - 特許庁

The video decoder recognizes a continuous not-coded macro-block group that is linked with a current frame in a bit string of compressed video data, which are received through transmission from the main memory.例文帳に追加

ビデオデコーダはメインメモリから伝送を受けた圧縮されたビデオデータのビット列内で現在フレームと連関された連続的なノットコーディドマクロブロックのグループを識別する。 - 特許庁

After that, NAND strings to be written out of a NAND string group sharing bit lines are selected, while a potential of each bit line is set to a potential in accordance with write-in data, effective write-in operation of data for a memory cell is started.例文帳に追加

この後に、ビット線を共有するＮＡＮＤストリング群の中から書き込み対象のＮＡＮＤストリングを選択すると共に、各ビット線の電位を書き込みデータに応じた電位に設定して、メモリセルへの実効的なデータの書き込み動作を開始する。 - 特許庁

Continuous binary digit data series are converted into an input data word of 4-bit unit, then converted into an output cord word string of 6-bit unit which satisfies the (1, 7) RLL rule or the (1, 8) RLL rule, and auxiliary information is further added to record or transmit it.例文帳に追加

連続する２進数のデータ系列を４ビット単位の入力データ語に変換した後に、（１，７）ＲＬＬ規則または（１，８）ＲＬＬ規則を満足する６ビット単位の出力符号語列に変換し、さらに補助情報を付加して記録や伝送する。 - 特許庁

Then the utility UT acquires font data (bit map data) of respective characteristics from a font file FF based upon character codes included in the acquired character string data and uses the font data to generate image data (wording resource) wherein specified wording is rendered in a specified display color to a specified display size.例文帳に追加

その後、ユーティリティＵＴは、取得した文字列データに含まれる文字コードに基づいて、フォントファイルＦＦから各文字のフォントデータ（ビットマップデータ）を取得し、さらに、このフォントデータを用いて、指定された文言を指定された表示色や表示サイズで描画した画像データ（文言リソース）を生成する。 - 特許庁

A nonvolatile semiconductor memory device includes a data bus line in a word line direction that extends along the word line direction over multiple memory planes, a bit string selection circuit that switches whether to electrically connect the data bus line in the word line direction to a bit line or not, and a sub latch circuit connected to the data bus line in the word line direction.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリプレーンに跨ってワード線方向に沿って延びるワード線方向データバス線と、ワード線方向データバス線とビット線とを電気的に接続するか否かを切り替えるビットストリング選択回路と、ワード線方向データバス線に接続されるサブラッチ回路とを備える。 - 特許庁

The communication system performs communication along a RS232C communication path including an optical communication unit between the master station and the slave station, and transmits the control signal of RS232C communication between the master station and the slave station by adding a control signal bit string to a communication data bit string of the RS232C communication in the optical communication unit.例文帳に追加

通信システムは、主局及び従局間の光通信区間を含むＲＳ２３２Ｃ通信経路に沿って通信を行うものであって、光通信区間でＲＳ２３２Ｃ通信の通信データビット列に制御信号ビット列を付加することによって、主局及び従局間でＲＳ２３２Ｃ通信の制御信号を伝える。 - 特許庁

When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref.例文帳に追加

データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。 - 特許庁

This address retrieval device 310 is constituted of: a retrieval table 311 having tables of each hierarchy of divided bit strings; a divided bit string retrieval block 312; an output destination sorting information acquisition block 314 which acquires information for sorting data signals on the basis of retrieval result information 313 obtained from the divided bit string retrieval block 312; and an output destination sorting information table 315.例文帳に追加

アドレス検索装置３１０は、分割ビット列の各階層のテーブルを備えた検索テーブル３１１と、分割ビット列検索ブロック３１２と、これから得られた検索結果情報３１３を基にしてデータ信号の振り分けのための情報を取得する出力先振り分け情報取得ブロック３１４と、出力先振り分け情報テーブル３１５とで構成されている。 - 特許庁

The data bus line in the word line direction, the bit string selection circuit and the sub latch circuit are provided in a belt-like region that extends along the word line direction between multiple memory areas.例文帳に追加

ワード線方向データバス線、ビットストリング選択回路及びサブラッチ回路は、複数のメモリ領域の間においてワード線方向に沿って延びる帯状領域に設けられる。 - 特許庁

A transmission data creation section 14 creates a fixed symbol pattern from a bit string to be transmitted so as to approximately fix an amplitude of each symbol point and when measuring a transmission output, transmits data to a transmission section 12 in the fixed symbol pattern.例文帳に追加

送信データ作成部１４では、送信するビット列により、各シンボル点の振幅がほぼ一定となるように固定のシンボルパターンを作成し、送信出力測定時にはこのパターンで送信部１２にデータ送信を行う。 - 特許庁

Also, this device is provided with a storage device 2 for storing at least 2s-n kinds of basic rotator data, and for outputting one kind of basic rotator data W1 from among the basic rotator data corresponding to the third address of lower (s-n) bits of a bit string.例文帳に追加

また、少なくとも２^s-n種類の基本回転子データが記憶されビット列ｙの下位（ｓ−ｎ）ビットの第３のアドレスに対応して基本回転子データの中から１種類の基本回転子データＷ１を出力する記憶装置２が設けられている。 - 特許庁

To realize synchronous pattern removal processing for performing conversion so as not to be a synchronous pattern by inserting delimiter data into a bit string coinciding with a synchronous pattern in an encoded signal with a small amount of processing.例文帳に追加

符号化信号中から同期パターンに一致するビット列に区切りデータを挿入し同期パターンにならならいように変換する同期パターン除去処理を、少ない処理量で実現すること。 - 特許庁

Image data entered from an image input unit 101 is processed in frequency conversion through a discrete wavelet transformation unit 102 and the transformation coefficient is quantized in a quantizing unit 104 to form a bit string.例文帳に追加

画像入力部１０１から入力された画像データは離散ウェーブレット変換部１０２で周波数変換され、その変換係数が量子化部１０４で量子化されてビット列が生成される。 - 特許庁

In drawing 7 (A), a PR4 decode part receiving the input of data to which a sync pattern H1'01011111111110000' or a sync pattern H1''million' is added, calculates the exclusive OR of input data and the data delayed 2 bits and a sync detecting part detects the head of the packet by detecting a bit string '001000000001100'.例文帳に追加

図７（Ａ）のシンクパターンＨ１"01011111111110000"か、シンクパターンＨ１´"10100000000001111"が付加されたデータの入力を受けたＰＲ４デコード部は、入力データと２ビット遅延させたデータとの排他的論理和を算出し、シンク検出部は、ビット列"001000000001100"を検出することにより、パケットの先頭を検出する。 - 特許庁

After it is confirmed that a special signal pattern corresponding to a code key is inputted to the string bit (binary digit) of an image data signal in a vertical blanking period 103 (106) or horizontal blanking period that is the period where no image data signal is inputted, a parameter other than a display image data is received.例文帳に追加

画像データ信号が入力されない期間である垂直ブランキング期間１０３（１０６）または水平ブランキング期間に、画像データ信号のビット列に暗号鍵に相当する特殊な信号パターンが入力されたことが認識された後、表示画像データ以外のパラメータを受信する。 - 特許庁

Individual circuits 17h composed of 17a to 17d are provided for 10 lines, and the output data selecting part 17g sequentially and selectively reads bit string data for one line only from the output buffer memory 17c of a designated individual circuit 17h determined by the size of the dither matrix in a sub scanning direction.例文帳に追加

17a 〜17d からなる個別回路17h は、10ライン 分設けらており、出力データ 選択部17g が、ディザマトリクスの副走査方向のサイズ にて決まる指定の個別回路17h の出力バッファメモリ 17c のみから順に１ライン 分のビット 列データ を選択的に読み出す。 - 特許庁

To perform multiplex transmission of a plurality of digital video signals which is not synchronized horizontally or vertically in spite of being subjected to bit synchronization with a transmission system in which word string data formed by undergoing 8B/10B conversion and word synchronous data addition are made serial data and are transmitted on the basis of data to be transmitted.例文帳に追加

伝送されるべきデータに基づいて８Ｂ／１０Ｂ変換及びワード同期データ付加を経て形成されたワード列データが、シリアルデータとされて送出される伝送方式をもって、ビット同期はとられているが、水平同期及び垂直同期がとられていない複数のディジタル映像信号を多重伝送できるものとする。 - 特許庁

The nonvolatile memory element is provided with a string selection transistor, a plurality of memory transistors and a ground selection transistor between a bit line and a common source line, and is capable of erasing data in the plurality of memory transistors by applying an erasing voltage to the bit line or the common source line.例文帳に追加

本発明は、ビットラインと共通ソースラインとの間にストリング選択トランジスタ、複数のメモリトランジスタ及び接地選択トランジスタを備え、ビットラインまたは共通ソースラインに消去電圧を印加して、複数のメモリトランジスタのデータを消去できる不揮発性メモリ素子である。 - 特許庁

A count section 6 calculates the number of prescribed bit levels as a count value in a prescribed bit string constituting the image data of a certain frame and carries out discrimination of moving images in a scanning line unit by comparing the count value relating to the frame with the count value relating to the previous frame.例文帳に追加

カウント部６は、あるフレームの画像データを構成する所定のビット列において、所定のビットレベルの個数をカウント値として算出し、このフレームに関するカウント値を従前のフレームに関するカウント値と比較することによって、動画の判別を走査線単位で行う。 - 特許庁

The gate circuit 28 supplies the bit stream signal of the framed data to a laser driver 22 while the pulse signal DOTX1 is at the "H" level, and supplies a bit string signal indicating an erasure level to the laser driver 22 while the pulse signal DOTX1 is at the "L" level.例文帳に追加

ゲート回路２８は、パルス信号ＤＯＴＸ１が“Ｈ”レベルである期間においては、フレーム化されたデータのビット列信号をレーザドライバ２２に供給する一方、パルス信号ＤＯＴＸ１が“Ｌ”レベルである期間においては、イレースレベルを示すビット列信号をレーザドライバ２２に供給する。 - 特許庁

This seed generation circuit has: an oscillator circuit 10 continuously or intermittently oscillating; a smoothing circuit 20 controlling appearance frequency of '0' and '1' in a digital data string outputted from the oscillator circuit and outputting the digital data string as time series data; and a genuineness circuit 30 generating a seed of one bit by an arithmetic process using a plurality of bits among the time series data.例文帳に追加

連続的または断続的に発振する発振回路（１０）と、前記発振回路から出力されたデジタルデータ列における「０」と「１」との出現頻度を制御して時系列データとして出力する平滑回路（２０）と、前記時系列データのうちの複数のビットを用いた演算処理により、１ビットのシードを生成する真性化回路（３０）と、を備えたことを特徴とするシード生成回路を提供する。 - 特許庁

An HU 10 sets a bit rate with a monitor 20, inserts a second packet whose data length is different from a first packet between the first packets including video data at its own V sync timing to constitute a packet string and transmits the first packets and the second packet.例文帳に追加

ＨＵ１０は、モニタ２０との間でビットレートを設定し、映像データを含む第１パケットの間に、自身のＶシンクタイミングで、第１パケットとはデータ長の異なる第２パケットを挿入してパケット列を構成し、これら第１パケット及び第２パケットを送信する。 - 特許庁

The color image data in which each color is expressed in a bit string and which consists of pixels to be arranged in a matrix is created by an acquired document file (steps S100-S110), binary image data with the same resolution and binary image data with low resolution which consists of binary pixels to be arranged in the matrix are generated based on the color image data (steps S120-S130).例文帳に追加

取得した文書ファイルにより各色がビット列で表現されマトリックスに配置される画素からなるカラー画像データを作成し（ステップＳ１００〜Ｓ１１０）、カラー画像データに基づいてマトリックスに配置される２値画素からなる同解像度２値画像データと低解像度２値画像データとを生成する（ステップＳ１２０〜Ｓ１３０）。 - 特許庁

To realize the continuity of DSV control and the suppression of a DC component in a modulation device for encoding an input data word to be an information word while executing the DSV control, obtaining an LDPC code by a block unit as an organizational code and outputting a code word string having inspection bit information inserted into an information word string.例文帳に追加

ＤＳＶ制御を実行しながら入力データ語を情報語へ符号化し、ブロック単位でＬＤＰＣ符号を組織符号として求め、検査ビット情報を情報語列に挿入した符号語列を出力させる変調装置において、ＤＳＶ制御の連続性とＤＣ成分の抑圧を実現する。 - 特許庁

The write time of the signal line can be shortened, since the signal line is precharged on the basis of the reference voltage selected according to the bit string of the higher 3 bits of the digital pixel data before the signal line is written on the substrate.例文帳に追加

信号線の書き込みを行う前に、デジタル画素データの上位３ビットのビット列に応じて選択された基準電圧に基づいて信号線のプリチャージを行うため、信号線の書き込み時間を短縮することができる。 - 特許庁

Even if each output codeword of 6-bit unit, obtained by encoding an input data word of 4-bit unit respectively, is sequentially direct coupled as the output codeword column of a binary digit, it is the output codeword satisfying a RLL(1,7)(runlength limited) rule and includes a region for recording and playing the output codeword string.例文帳に追加

４ビット単位の入力データ語をそれぞれ符号化して得た６ビット単位の各出力符号語は２進数の出力符号語列として順次直接結合しても（１，７）ＲＬＬ（ラン・レングス・リミテッド）規則を満足する出力符号語であり、前記出力符号語列を記録再生する領域を有する。 - 特許庁

An encoding part 12 generates a peculiar bit string as the encoding key by performing a prescribed arithmetic operation on the basis of the identification information of at least the host equipment H or its CPU and encodes the data to be written by the encoding key.例文帳に追加

符号化部１２は、少なくともホスト機器Ｈ又はそのＣＰＵの識別情報に基いて、所定の演算を行うことにより特有のビット列を符号化キーとして生成するとともに、書き込もうとするデータをその符号化キーにより符号化する。 - 特許庁

An input data checking and supplement I/F 101, a bit-line character string preparation I/F 102, an image file preparation I/F 103 and an embedded object preparation IF 104 function for general purpose between the corresponding means 111, 112, 124 and 131, and a system class 20 which utilizes barcodes.例文帳に追加

入力データチェック・補完I/F１０１，ビットライン文字列作成I/F１０２，イメージファイル作成I/F１０３，埋込みオブジェクト作成I/F１０４は、対応する手段１１１，１１２，１２４，１３１と、バーコード利用システムクラス２０との間で汎用的に機能する。 - 特許庁

Then the value of the reference register 110 is added, and a bit string outputted from the offset section 112 is added to the start address outputted from the start address table 120 to designate an address of a storage area to/from which data are given/ outputted.例文帳に追加

そして、参照レジスタ１１０の値をインクリメントして、開始アドレステーブル１２０から出力される開始アドレスにオフセット部１１２から出力されるビット列を加算した値により、データを入出力する記憶領域のアドレスを指定する。 - 特許庁

Especially, when the encryption key information is recorded in an RSV data section 34, a bit string for overwrite is formed at a prescribed position by aligning an additional data section 35 in a row direction and a re-additional data section 36 in a column direction excluding addresses and synchronization codes, thus preventing a data section from being corrected where the encryption key information is stored and securing stable reproduction operation.例文帳に追加

特に、暗号化キー情報がＲＳＶデータ部分３４に記録されている場合、アドレス及び同期コードを除き、行方向に追加データ部分３５、及び列方向に再追加データ部分３６をそろえて所定位置に上書き用ビット列が形成されるので、暗号化キー情報が格納されたデータ部分が誤り訂正不能となり、また、安定した再生動作が確保される。 - 特許庁

To provide a method for automatically recognizing serial memory size capable of dealing with even serial memories based on SPI (serial peripheral interface) where no response bit is imparted to output data, by imparting a fixed bit string for preliminary writing to perform a preliminary writing process, performing first and second reading processes, and determining memory size based on the order of the first and second data read.例文帳に追加

本発明はシリアルメモリサイズ自動認識方法において、事前書き込み用定型ビット列を与えて事前書き込み処理を行い、第１、第２の読み出し処理を行い、前記第１、第２の読み出したデータの組順に基づきメモリサイズを判定するようにしたので、出力データに応答ビットが付与されないＳＰＩ準拠のシリアルメモリにも対応可能なシリアルメモリサイズ自動認識方法を提供するのに著効を奏す。 - 特許庁

The method for automatically determining memory size includes a step for imparting a fixed bit string and performing writing; a step for imparting first and second fixed bit strings and performing first and second reading processes; and first and second determining steps for extracting first and second criterion data from the data obtained through the first and second reading processes and determining the corresponding memory size.例文帳に追加

メモリサイズを自動的に判別する方法であって、定型ビット列を与え書き込みを行う処理ステップと、第１、２定型ビット列を与え第１、第２読み出し処理を行う処理ステップと、前記第１、第２の読み出し処理で得たデータから第１、第２の判定データを抽出し該当するメモリサイズを判別する第１、第２の判定処理ステップとを備えたことを特徴とするシリアルメモリの自動判別方法。 - 特許庁

When the operation mode is a normal mode, microcomputers MCi (i=0 and 1) detect a bit string (frame) conforming to the transmission format through reception ports RXk (k=0 and 1) and temporarily store reception data in buffers BFk in the case that the detected frame is normal.例文帳に追加

動作モードが通常モードの時にマイコンＭＣｉ（ｉ＝０，１）は、受信ポートＲＸｋ（ｋ＝０，１）を介して伝送フォーマットに一致するビット列（フレーム）を検出し、検出されたフレームが正常である場合には、その受信データを一旦バッファＢＦｋに格納する。 - 特許庁

The mobile telephone 15 can eliminate a processing of converting the numeric information into the bit string or a processing of generating the array pattern data, and, when an information code such as the QR code or the like is displayed, it is possible to avoid in advance applying a numerous load to a CPU.例文帳に追加

携帯電話機１５では、数字情報をビット列に変換する処理や、配列パターンデータを生成する処理を不要とすることができ、ＱＲコードなどの情報コードを表示するに際して、ＣＰＵに多大な負荷がかかることを未然に回避することができる。 - 特許庁

The antialiasing circuit 250 extracts a plurality of image blocks including 16 or 4 pixels from inputted image data and outputs a bit string of 32 bits expressing a pixel value with each the image block as one pixel based on a pixel value of the pixel included in each the extracted image block.例文帳に追加

アンチエイリアス回路２５０は、入力された画像データから１６個又は４個の画素を含む複数の画像ブロックを抽出して、抽出した各々の画像ブロックに含まれる画素の画素値に基づいて、各々の画像ブロックを１画素としたときの画素値を表す３２ビットのビット列を出力する。 - 特許庁

When a specific pattern detecting means 113 detects a specific pattern contained in a modulated code from a bit string inputted via the transmission path 104, a modulation code recognizing means 117 generates a demodulated data strobe signal 119 with a phase of the modulated code containing the specific pattern as reference.例文帳に追加

特定パターン検出手段１１３により伝送路１０４を経て入力されたビット列から変調コードに含まれる特定パターンが検出されると、変調コード認識手段１１７はその特定パターンを含む変調コードの位相を基準にして復調データストローブ信号１１９を生成する。 - 特許庁

This servo frame recorder is provided with: a sector information rearrangement part 21 for rearranging the bit string of the sector information indicated as a binary value; a first composition part 23 for generating composite data by combining the sector information rearranged by the sector information rearrangement part 21 and track information by exclusive OR; and a write part 51 for writing the composite data generated by the first composition part 23 to a servo frame.例文帳に追加

バイナリ値として表わされたセクター情報のビット列の並び替えを行なうセクター情報並び替え部２１と、このセクター情報並び替え部２１によって並び替えられたセクター情報と、トラック情報とを排他的論理和で合成することによって合成データを生成する第１合成部２３と、この第１合成部２３によって生成された合成データをサーボフレームに書き込む書込部５１とをそなえるように構成する。 - 特許庁

The information processing apparatus provided with the plurality of processor cores includes a means for allocating the processing target of each processor core in each first continuous components in data having structure wherein first components whose size is not fixed are continuously arrayed and a bit string indicating the start of the first components is included in the first components.例文帳に追加

複数のプロセッサコアを備えた情報処理装置であって、サイズが固定されない第一の構成要素が連続して配列され、前記第一の構成要素には当該第一の構成要素の開始を示すビット列が含まれる構造を有するデータについて、連続する前記第一の構成要素ごとに、各プロセッサコアの処理の対象を割り当てる割り当て手段を有することにより上記課題を解決する。 - 特許庁