「clock driver」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A display driver 200 generates a respective charge pumping signal and respective driving signals synchronized to a respective same clock signal for each of the CPU 204 and video interface modes.例文帳に追加

ＣＰＵ２０４及びビデオインターフェースモードのための同じクロック信号に同期されるドライビング信号とチャージポンピング信号とを発生させるディスプレイドライバ２００。 - 特許庁

A driver circuit 14 for driving five light emitting chips 12-1-12-5 supplies a start pulse ϕs and two phase clock pulses ϕ1 and ϕ2 to each chip.例文帳に追加

５個の発光チップ１２−１〜１２−５を駆動するドライバ回路１４は、各チップに対し、スタートパルスφ_S 、２相クロックパルスφ_1 ，φ_2 、を供給する。 - 特許庁

To drive a stepping motor again from such stop position as electrification to a motor driver was cut off when the electrification to the motor driver is resumed after the electrification to the motor driver was cut off, relating to a stepping motor control device that uses a motor driver of clock input method and an image reader which performs scanning operation on a picture by utilizing it.例文帳に追加

クロック入力方式のモータドライバを用いたステッピングモータ制御装置及びそれを利用して画像の読取動作を行う画像読取装置において、モータドライバへの通電が遮断された後、再びモータドライバへの通電が再開した際に、モータドライバへの通電が遮断された際の停止位置からステッピングモータを再駆動できるようにすること。 - 特許庁

The liquid crystal display device comprises: a liquid crystal display panel having a plurality of gate lines; a gate driver having gate channels of a number different from the number of the gate lines; and a timing controller which supplies a gate shift clock signal including at least one dummy shift clock to the gate driver.例文帳に追加

本発明の１つの実施の形態に係る液晶表示装置は、複数のゲートラインを含む液晶表示パネルと、ゲートラインの個数と異なる本数のゲートチャンネルを含むゲート駆動部と、ゲート駆動部へ少なくとも１つのダミーシフトクロックを含むゲートシフトクロック信号を供給するタイミングコントローラーとを含む。 - 特許庁

The charge pump circuit is designed to provide a power supply voltage of a first clock driver CDV1 eqaul to a voltage VIN2 different from an input voltage VIN1 applied on input terminal, and a power supply voltage of a second clock driver CDV2 equal to a voltage VIN3 different from an input voltage VIN1.例文帳に追加

このチャージポンプ回路は、第１のクロックドライバーＣＤＶ１の電源電圧を入力端子に印加される入力電圧ＶＩＮ１と異なる電圧ＶＩＮ２とし、第２のクロックドライバーＣＤＶ２の電源電圧を入力電圧ＶＩＮ１と異なる電圧ＶＩＮ３としたことを特徴としている。 - 特許庁

Data is written in a memory array during first write-in operation by using a row enable signal (row decoder 305) and a write-in data signal (write- in driver 315) generated at a first phase (a first clock phase) of a clock signal.例文帳に追加

クロック信号の第１の位相（第１のクロック位相）において発生される行イネーブル信号（行デコーダ３０５）及び書き込みデータ信号（書き込みドライバ３１５）を用いて、データが第１の書き込み動作中にメモリアレイに書き込まれる。 - 特許庁

In this system, the printer driver 103 of a printer client 101, 105 equipped with internal clock circuit 104 adds the time/date data from the clock circuit 104 of the printer client to a print job transmitted to the printer.例文帳に追加

本発明のシステムは、内部クロック回路（１０４）を備えるプリンタ・クライアント（１０１，１０５）のプリンタ・ドライバ（１０３）は、そのプリンタ・クライアントのクロック回路（１０４）からの時間／日付データを、プリンタに伝送される印刷ジョブに追加する。 - 特許庁

A guidance content determining section 28 anticipates the situation the driver faces at the departure based on the distribution of the departure frequency and the departure clock time detected by a departure clock time detecting section 26, and determines the content of the route guidance.例文帳に追加

案内内容決定部２８は、出発時刻検出部２６にて検出した出発時刻と出発回数の分布に基づいて、出発時においてドライバが置かれた状況を予測し、経路案内の内容を決定する。 - 特許庁

In the aligner equipped with a plurality of PWM motor drivers, PWM clock oscillators are not separately provided, an external or master/slave feed means is provided, and a means is provided which carries out PWM through a common clock or a clock where frequency is kept the same, but phase is set different for each driver.例文帳に追加

複数のＰＷＭ変調モータードライバーを有する露光装置において、ＰＷＭ変調用クロック発振器は個別に持たずに、外部あるいはマスタースレーブ供給手段を設け、共通クロックあるいは周波数は等しく位相がドライバーごとに異なるクロックによりＰＷＭ変調を行う手段を設ける。 - 特許庁

A switching is made for each clock so that the driver IC 82c is driven when the monochromatic image data is black and light emission of the LED array 83a is controlled by a corrected quantity of light data.例文帳に追加

クロック毎に切り換えて、白黒画像データが黒のとき、ドライバＩＣ８２ｃを駆動し、補正光量データでＬＥＤアレイ８３ａの発光を制御する。 - 特許庁

The driver includes the PLL circuit which generates a clock from the video data signal, and is configured so as to drive the display panel in response to the video data.例文帳に追加

ドライバは、映像データ信号からクロック再生を行うＰＬＬ回路を備えると共に、映像データに応答して表示パネルを駆動するように構成されている。 - 特許庁

The TG 136 transmits a synchronization signal based on the low-frequency clock frequency signal to a CCD driver 132c, a white balance γ processing circuit 133, and an A/D 134.例文帳に追加

ＴＧ部１３６は、低周波クロック周波数信号に基づく同期信号をＣＣＤドライバ１３２ｃ、白バランスγ処理回路１３３、Ａ／Ｄ部１３４に送信する。 - 特許庁

To obtain the real-time virtual device driver and its data processing method which give a time stamp to each character received on a ring-0 level by using a real-time clock.例文帳に追加

リアルタイムクロックを用いて、リング‐０レベルで受信された各キャラクタにタイムスタンプを付与する、リアルタイムバーチャル装置用ドライバとそのデータ処理方法を提供すること。 - 特許庁

The value of the resistance for adjustment is previously set in the potentiometer 21 from the outside by each of the scanning signal lines determined from a gate start pulse GSP and a clock for the gate driver.例文帳に追加

ポテンショメータ２１には、あらかじめ、外部から、ゲートスタートパルスＧＳＰとゲートドライバ用のクロックとで決まる走査信号線ごとに、調節用抵抗の値が設定されている。 - 特許庁

If a fault occurs to a package, an insertion/extraction control part 13 provided in the package performs closure processing for a bus driver 15 and the clock generation part 14.例文帳に追加

パッケージに障害が発生した場合、制御手段１１内に設けられた挿抜制御部１３がバスドライバ１５及びクロック発生部１４に閉塞処理を行なう。 - 特許庁

A driving pulse is outputted by a PWM 33 to a laser driver 6 based on the modulation image clock synchronized with a reference signal 40 by a synchronization circuit 32 and the inputted data.例文帳に追加

ＰＷＭ３３は，同期回路３２によって基準信号４０に同期された変調画像クロックと入力データとから，レーザドライバ６に駆動用のパルスを出力する。 - 特許庁

Thus, as the disk driver 1, structure for continuously reproducing the data from the disk, for example, by providing a circuit for generating a master clock, etc. becomes unnecessary.例文帳に追加

これにより、ディスクドライブ１としては、例えばマスタークロック生成のための回路を設けるなどして、ディスクからデータを連続再生する構成を採る必要性はなくなる。 - 特許庁

The CLK output terminals 1b and 1c of the clock driver 1 are connected to the first and second input parts of the selectors on an opposite side board and on their own board, respectively.例文帳に追加

クロックドライバ１のＣＬＫ出力端子１ｂ、１ｃはそれぞれ相手側基板上と自己の基板上のセレクタの第１、第２の入力部に接続される。 - 特許庁

A read-out driver circuit 1092 gives a compared result of data successively read out to the latch circuit 1073b in accordance with a read-clock signal RCLK, in a test operation mode.例文帳に追加

読出ドライバ回路１０９２では、テスト動作モードにおいては、順次読出されるデータの比較結果をリードクロック信号ＲＣＬＫに応じて、ラッチ回路１０７３ｂに与える。 - 特許庁

A disk 10 prewritten with clock patterns 100 as signal patterns for position detection of a rotating direction is built into a disk driver 1 of the self-supporting servo writer system.例文帳に追加

自立型サーボライタ装置において、ディスクドライブ１には回転方向の位置検出用信号パターンとしてクロックパターン１００がプリライトされたディスク１０が組み込まれている。 - 特許庁

Each of the clock driver circuits B1-B22 includes first inverter circuits INV1 and INV2 of a CMOS inverter circuit structure and an amplitude control circuit CT1.例文帳に追加

クロックドライバ回路Ｂ１〜Ｂ１１は、ともにＣＭＯＳインバータ回路構成の第１のインバータ回路ＩＮＶ１及びＩＮＶ２と、振幅制御回路ＣＴ１とで構成されている。 - 特許庁

At least, one out of the standard clocks which are supplied from a first clock driver 18 to the CPU core 11 and to the cache device 12 is stopped.例文帳に追加

クロック供給停止信号を、第１のクロックドライバ１８からＣＰＵコア１１及びキャッシュ装置１２に供給される基準クロックのうち少なくとも一方を停止する。 - 特許庁

The 12C/SPI conversion circuit 5 once stores the received control data and transmits the control data to an LCD driver 7 as SPI DO5b by using a high speed clock.例文帳に追加

Ｉ２Ｃ／ＳＰＩ変換回路５は、受信した制御データを一旦蓄積し、この制御データを高速クロックでＳＰＩ ＤＯ５ｂとして、ＬＣＤドライバ７へ送信する。 - 特許庁

To provide a timing controller of a simple configuration dispensing with a counter circuit for generating a vertical clock to be output to a gate driver in a matrix display device.例文帳に追加

マトリクス表示装置において、ゲートドライバへ出力する垂直クロックを生成するためのカウンタ回路を必要としない簡素な回路構成のタイミングコントローラを得る。 - 特許庁

A driver circuit 30 turns off a switching transistor M1 when the off signal Soff is brought to the high level and turns on the switching transistor M1 when a clock signal CK transitions to the high level.例文帳に追加

ドライバ回路３０は、オフ信号Ｓｏｆｆがハイレベルとなると、スイッチングトランジスタＭ１をオフし、クロック信号ＣＫがハイレベルに遷移すると、スイッチングトランジスタＭ１をオンする。 - 特許庁

At the time, the position of the test data on the data column of data to be inputted to a serializing driver 103 is made different between the n-th cycle and n+1th cycle of a reference clock.例文帳に追加

この際、シリアライズドライバー１０３に入力するデータのデータ列上におけるテストデータの位置を基準クロックのＮサイクル目とＮ＋１サイクル目とで異なる位置とする。 - 特許庁

The reference clock CLK becomes a differential signal via a differential driver 19, and the signal is transmitted to the distal end of an insertion part 6 via twisted pair cables 21 with suppressed noise radiation.例文帳に追加

基準クロックＣＬＫは、差動ドライバ１９を介して差動信号となり、ツイストペアケーブル２１により挿入部６の先端部に、ノイズの放射を抑圧して伝送する。 - 特許庁

A display control circuit 200 has an operational state checking part 24 for determining the operational state of the driver based on a start pulse signal SP, a clock signal CK, and a signal OUT output from an output terminal of a shift register in the driver, and a reset signal output part 27 for providing a reset input to the driver.例文帳に追加

表示制御回路２００に、スタートパルス信号ＳＰおよびクロック信号ＣＫとドライバ内のシフトレジスタの出力端から出力される信号ＯＵＴとに基づいてドライバの動作状態を判定する動作状態検査部２４と、ドライバにリセット入力を与えるためのリセット信号出力部２７とを備える。 - 特許庁

The semiconductor device 100 is provided with an external clock signal input terminal 101, external reset signal input terminal 102, input driver 103, an input driver 104, flip-flop 105, a delay element 106, 1/n counter 107, output driver 108, and external output terminal 109.例文帳に追加

本発明の半導体装置１００は、外部クロック信号入力端子１０１と、外部リセット信号入力端子１０２と、入力ドライバ１０３と、入力ドライバ１０４と、フリップフロップ１０５と、ディレイ素子１０６と、１／ｎカウンタ１０７と、出力ドライバ１０８と、外部出力端子１０９と、を備えている。 - 特許庁

A sending circuit 15 supplies an operation clock signal C1 to a control circuit 10 and supplies the operation clock signal C1 also to a communication driver 13, and is operated by an operation power source voltage VDD supplied from a power source circuit 12.例文帳に追加

発信回路１５は、制御回路１０に動作クロック信号Ｃ１を供給するとともに、通信ドライバ１３にも動作クロック信号Ｃ１を供給し、電源回路１２から供給される動作電源電圧ＶＤＤによって動作する。 - 特許庁

On the contrary, when the clock signal CLKA of a high frequency is switched to a clock signal CLKB of a low frequency, a consumption current is reduced by lowering the driving performance of the driver circuit 50 in accordance with the comparison results of the comparator 40.例文帳に追加

逆に、高い周波数のクロック信号CLKAから低い周波数のクロック信号CLKBに切り換えられた場合には、周波数比較器４０の比較結果に応じて、クロックドライバー回路５０のドライブ能力を下げることにより、消費電流を低減する。 - 特許庁

A PLL circuit receives a wobble synchronizing clock to reproduce data on a disk by utilizing a wobble signal (protection wobble signal) and the disk driver executes spindle control on the basis of a correlation (phase error) between the wobble synchronous clock and a reference frequency.例文帳に追加

ＰＬＬ回路においてウォブル信号（保護ウォブル信号）を利用して再生するウォブル同期クロックを入力し、このウォブル同期クロックと基準周波数との相関関係（位相誤差）に基づいてスピンドル制御が実行されるように構成する。 - 特許庁

Since the output driver detecting the non-load state stops the output of the clock signal, wasteful power consumption can be prevented and EMI (unnecessary electromagnetic wave radiation) is prevented from being discharged from the output driver of the non-load state.例文帳に追加

従って、無負荷状態を検出した出力ドライバはクロック信号の出力を停止するので、無駄な電力消費を防ぐことができるとともに、無負荷状態の出力ドライバからＥＭＩ（不要電磁波放射）が放出されることもない。 - 特許庁

A display controller 2 comprises a memory region 50 for storing display data DATA; a driver 30 for outputting the display data DATA to the display panel 1; and a clock generating circuit 10 for generating a clock XSCL used, when transferring the display data DATA to the driver 30 from the memory region 50.例文帳に追加

本発明に係る表示装置における表示コントローラ２は、表示データＤＡＴＡが格納される記憶領域５０と、表示データＤＡＴＡを表示パネル１に出力するドライバ３０と、記憶領域５０からドライバ３０へ表示データＤＡＴＡが転送される際に用いられるクロックＸＳＣＬを生成するクロック生成回路１０とを備える。 - 特許庁

The semiconductor memory chip constituting the multi-chip package comprises a cell array, a register having sector information to be erased, an address clock driver generating simultaneously an address clock signal in multi-chip respectively, a counter generating successively addresses, a core driver performing erasing operation for the sector, and a control circuit controlling these components.例文帳に追加

マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。 - 特許庁

For controlling an output driver, chip areas and power consumption are reduced by using a CMOS digital logic, and clock-on-demand is provided through employment of a delay line of an open loop structure and a logic operation method.例文帳に追加

本発明では、出力ドライバー制御のために、ＣＭＯＳデジタルロジックを使用することによりチップ面積及び電力消費の低減が可能なようにし、オープン−ループ構造の遅延ラインと論理演算方式の採択を介してクロック−オン−ディマンド（clock-on-demand）を実現した。 - 特許庁

To reduce signal lines and to eliminate the problem of the interference and radiation by a clock signal by supplying the clock signal, without using leased lines, to a laser driver IC integrating a light strategy control circuit and timing control circuit corresponding to higher multiple speed recording.例文帳に追加

高倍速記録化に対応するライトストラテジ制御回路及びタイミング制御回路を統合したレーザドライバＩＣに対して専用線を用いることなくクロック信号を供給し、信号線の削減を図り、クロック信号による干渉や輻射の問題を除去する。 - 特許庁

In the waveguide, a transmitting antenna 20 which transmits the clock signal supplied from the driver in the waveguide and a receiving antenna 21 which receives the clock signal transmitted in the waveguide to supply it to the receiver are arranged.例文帳に追加

上記導波管内には、上記ドライバから供給されたクロック信号を上記導波管内に送出する送信アンテナ２０と、上記導波管内を伝送されたクロック信号を受信して上記レシーバに供給する受信アンテナ２１とが配置されている。 - 特許庁

This clock driver 1 supplies clock signals distributed to circuit devices 2 having a common power source while shifting their phases from one another and output data of the circuit devices 2 are outputted while a phase absorbing macro 3 absorbs their phase shifts.例文帳に追加

クロックドライバー１から共通電源を有する複数の回路装置２に分配するクロック信号の位相を互いにずらして供給するとともに、前記複数の回路装置２の出力データの位相ずれを位相吸収マクロ３により吸収して出力する。 - 特許庁

To match the start time of valid data to be input to a source driver on the latter stage side with the fetch time even when a source driver having an output number such that final data is not ended in a frequency dividing clock unit is included in a plurality of cascade-connected source drivers.例文帳に追加

カスケード接続される複数のソースドライバにおいて、最終データが分周クロック単位で終わらない出力数のソースドライバが含まれる場合であっても、後段側のソースドライバに入力される有効データのタイミングと取り込みタイミングとを合わせること。 - 特許庁

A display device is equipped with the driver IC which receives the clock, data, and start pulse outputted by a controller 103 through an input terminal, supplies the received clock, data, and start pulse to a switch 2031 in the same route but not through an internal circuit 2021, and supplies the received clock, data, and start pulse to an output terminal through the switch 2031.例文帳に追加

表示装置は、コントローラ１０３から出力された、クロック、データ、スタートパルスを、入力端子を介して受け取り、受け取ったクロック、データ、スタートパルスを内部回路２０２１を介することなくスイッチ２０３１に同一経路にて供給し、受け取ったクロック、データ、スタートパルスをスイッチ２０３１を介して出力端子に供給するドライバＩＣを備える。 - 特許庁

This drive device comprises a clock wire 252 and a bonding wire 255 connected to the plurality of driver ICs 101 in common, a connector 253 to which the connecting cable having a characteristic impedance and being adapted to transmit a signal to the clock wire 252, and input resistors 424, 43 to be connected between the connector 253 and the clock wire 252, and then alignment of the impedance is carried out.例文帳に追加

複数のドライバＩＣ１０１に共通に接続されるクロック配線２５２及びボンディングワイヤ２５５と、クロック配線２５２に信号伝達する特性インピーダンスを持つ接続ケーブル６０が接続されるコネクタ２５３と、コネクタ２５３とクロック配線２５２の間に接続される入力部抵抗４２４，４３とを備え、インピーダンス整合を行う。 - 特許庁

An input inverting buffer circuit 12 and a clock half period delay circuit 13 that delay each input signal such as the start pulse signal SP, the video data signals R, G, B and the clock signal CK propagated through the LSI chips 1,..., by a half period of the clock signal CK and provide the output of them are provided to each source driver LSI chip 1.例文帳に追加

ソースドライバＬＳＩチップ１…に縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫを、これら各入力信号に対してクロック信号ＣＫの半周期分を遅延させて出力させる入力反転バッファ回路１２及びクロック半周期遅延回路１３が各ソースドライバＬＳＩチップ１…に設けられている。 - 特許庁

Since the 2-bit counter stops its operation at time t6 and an output enable signal ENA2 goes to an 'L' level, an output driver section 8 outputs the 'H' level synchronously with rise of the clock CLK.例文帳に追加

時刻t６にて２ビットカウンタは動作を停止し、出力イネーブル信号ENA２が“L”レベルとなるから、クロックCLKの立ち上がりに同期して出力ドライバ部８より“H”レベルが出力される。 - 特許庁

To reduce circuit scale by enabling a driver to operate with, for example, a commonly used 3.3-volt driving CMOS buffer as a source voltage, and further decreasing the number of output terminals of a clock drive circuit.例文帳に追加

電源電圧として一般的な例えば３．３Ｖの駆動用のＣＭＯＳバッファで動作可能とし、更に、クロック駆動回路の出力端子数の削減により、回路規模を削減する。 - 特許庁