「common control processor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide an image processing system where a 2nd image processor can use an operation panel of a 1st image processor in common and to provide its control method.例文帳に追加

第１の画像処理装置が有する操作パネルを第２の画像処理装置で共有できる画像処理システム及びその制御方法を提供する。 - 特許庁

This communication control data processor is provided with input/output units 10a and 10b for transmitting and receiving data, control units 11a and 11b for processing the data and a common bus unit 18 provided with a common bus 1.例文帳に追加

通信制御データ処理装置は、データを送受信する入出力ユニット１０ａ〜１０ｂ、データを処理する制御ユニット１１ａ〜１１ｂ、並びに、共通バス１を含む共通バスユニット１８を備える。 - 特許庁

The processor 205 deleted the control data corresponding to the release notification flag from the common memory 206 after succession of the control data is completed.例文帳に追加

プロセッサ２０５は、上記制御データの引継が終了した後、上記解放通知フラグに対応する制御データを共通メモリ２０６から削除する。 - 特許庁

The I/O modules 302a-302c are respectively provided with a control processor 322 connected to a common bus interface 321 connected to the common bus 303 and a storage part 323, and the control processor 322 is connected to an external I/O interface 324 connected to a real I/O 304.例文帳に追加

Ｉ／Ｏモジュール３０２ａ〜３０２ｃは、共通バス３０３に接続された共通バスインタフェース３２１と記憶部３２３とに接続された制御プロセッサ３２２を有し、制御プロセッサ３２２を、実Ｉ／Ｏ３０４に接続された外部Ｉ／Ｏインタフェース３２４に接続した。 - 特許庁

A workspace control unit 22 performs a process on a common work area screen for sharing information, and an information processor display transmission and reception unit 34 transmits to a display of an information processor the common work area screen processed by the workspace control unit 22.例文帳に追加

ワークスペース制御処理部２２は、情報を共有化するための共通の作業領域画面に対する処理を実行し、情報処理装置表示送受信部３４は、ワークスペース制御処理部２２で処理された共通の作業領域画面を情報処理装置の表示部に送信する。 - 特許庁

To provide an image processor whose cost is reduced because an operation panel side does not require the so-called common interface circuit such as a SCSI by performing signal switching control at a main body control part side in a configuration in which two different types of operation panels are attached to the image processor.例文帳に追加

画像処理装置に２種類の異なる操作パネルを取り付ける構成において、汎用インターフェース（例えばＳＣＳＩ）を採用するとインターフェース回路が本体側と操作パネル側それぞれに必要となりコストがかかる。 - 特許庁

To simplify structure of an information processor with a semiconductor memory control I/F and to realize the information processor at low cost by enabling use of the conventional signal line exclusive for a storage medium control I/F in common with the semiconductor memory control I/F.例文帳に追加

既存の記憶媒体制御Ｉ／Ｆ専用であった信号線を半導体メモリ制御Ｉ／Ｆと共用化させることにより、半導体メモリ制御Ｉ／Ｆをもった情報処理装置の構成を簡素化すると共に安価に実現することを可能にする。 - 特許庁

In the intermediate of a request signal transmitted from a call process control processor to a home memory station, a common signal process processor stores an identifier attached to the request signal, so as to store proceedings of the transmit-side call process control processor to the request signal.例文帳に追加

呼処理制御プロセッサからホームメモリ局へ送信される要求信号が介する際に、共通線信号処理プロセッサにおいて要求信号に付与される識別子を記憶するようにし、要求信号と送信元呼処理制御プロセッサとの対応を記憶するようにする。 - 特許庁

To provide a multi-processor constituted control device which can be detached from each control execution device, and re-started with a simple and inexpensive configuration without using any common memory.例文帳に追加

マルチプロセッサ構成制御装置において、共有メモリを使用することなく、簡易かつ安価な構成で、各制御実行装置の装置構成からの離脱や再起動に対応すること。 - 特許庁

The system monitoring operation processor can set a system monitoring operation in each supervision and control system processing common part and in each supervision and control system processing with respect to a device for processing the both supervision and control systems.例文帳に追加

システム監視操作処理装置は、両監視制御システムの処理を行う装置については、監視制御システム処理共通部および各監視制御システム処理毎にシステム監視操作設定を可能とする。 - 特許庁

A processor in the MP HLR 101 processes the network request and acquires information requested by the network request using a common data source and a common control procedure for the network protocol.例文帳に追加

ＭＰ ＨＬＲ１０１内のプロセッサは、ネットワークプロトコルに対する共通のデータソースおよび共通の制御手続きを利用してネットワーク要求を処理し、ネットワーク要求によって要求された情報を取得する。 - 特許庁

When the reported value is larger than a prescribed congestion state value, the common line control processor 11 suppresses the transmission of the control signal to the common line controller 14_1 and when the reported value becomes a congestion release value lower than the suppressed value, this suppression is released.例文帳に追加

共通線制御プロセッサ１１は通知された値が所定の輻輳状態値以上のときにはその共通線制御装置１４__1に対する制御信号の送出を抑制し、それよりも低い輻輳解除値以下となったときにこの抑制を解除する。 - 特許庁

The multiprocessor system is constituted so that a system control processor is connected to a program memory and connected to a main memory in common together with a plurality of M units through the data bus.例文帳に追加

マルチプロセッサシステムは、システム制御プロセッサがプログラムメモリに接続されると共に、複数のＭユニットと共にデータバスを介してメインメモリに共通に接続された構成である。 - 特許庁

This data transfer device has the buffer 108 between an image processor 2 and an image input/output device 3, and a common memory 4 common-accessed by them, performs control so that the buffer 108 is used for only specific access, and simultaneously controls data transfer to the common memory 108.例文帳に追加

画像処理装置２および画像入出力装置３とそれらに共有アクセスされる共有のメモリ４間にバッファ１０８を具備し、特定のアクセスにのみバッファ１０８を使用するよう制御すると同時に共有のメモリ１０８へのデータ転送を制御する。 - 特許庁

A first external terminal and a second external terminal are allocated to the USB control circuit and the NFC-WI control circuit in common, and a changeover circuit changing over initial states of the first external terminal and the second external terminal used in common is mounted in the data processor.例文帳に追加

ＵＳＢ制御回路とＮＦＣ−ＷＩ制御回路には第１外部端子及び第２外部端子が共通に割り当てられ、共通使用される第１外部端子および第２外部端子の初期状態を切換える切換え回路がデータ処理装置に搭載される。 - 特許庁

In this signal processor, a command transmission/reception part 141 transmits a common command transmitted from a system control block 110 or the other function block 120 through a control bus 111 to all drawing components 151-1 to 151-4.例文帳に追加

コマンド送受信部１４１は、システム制御ブロック１１０や他の機能ブロック１２０から制御バス１１１を通じて送信されてくる共通コマンドをすべての描画コンポーネント１５１−１乃至１５１−４に送信する。 - 特許庁

A microprocessor 21 periodically checks the number of control signals in the transmission queue 24 and reports an average value thereof to the common line control processor 11 at the interval of a prescribed monitor term T longer than the cycle of the above periodical checking.例文帳に追加

マイクロプロセッサ２１は周期的に送信キュー２４の制御信号数をチェックして、この周期よりも長い所定の監視周期Ｔごとにその平均値を共通線制御プロセッサ１１に通知する。 - 特許庁

When data to be transmitted and received are held to the common memory 50, the decoding of the control program and the encryption and decoding of data to be transmitted and received are conducted in a cryptography processor 20 under the control of a control unit 70.例文帳に追加

共有メモリ５０に送受信の対象となるデータが保持されている場合は、制御部７０の制御の下、制御プログラムの復号と送受信の対象となるデータの暗号化および復号が暗号処理部２０において行われる。 - 特許庁

A control section 1 extracts a data block size DBS set to a CIP(Common isochronous packet) header of stream data (packet) isochronous- transferred from a transmitter side processor via an IEEE1394 serial bus.例文帳に追加

制御部１は、ＩＥＥＥ１３９４シリアルバスを介して送信側装置からアイソクロノス転送されてくるストリームデータ（パケット）のＣＩＰヘッダに配置されているデータブロックサイズＤＢＳを取り出す。 - 特許庁

To inexpensively and reliably attain high performance and responsiveness as to a common bus, an information processor connected to other information processors through a common memory connected to the common bus and capable of taking charge of part of prescribed distributed processing and a bus control device for suitably imparting the use right of the common bus to each of these information processors.例文帳に追加

本発明は、共通バスと、その共通バスに接続された共通メモリとを介して他の情報処理装置と連係し、かつ所定の分散処理の一部を担う情報処理装置と、これらの情報処理装置にこの共通バスの使用権を適宜付与するバス制御装置とに関し、安価に、かつ確実に高い性能および応答性が達成されることを目的とする。 - 特許庁

In a processor system provided with the existing translation lookaside buffer mechanism, in order to support the real space control(RSC) bit which is a new processor control bit, a dedicated space bit which is an existing control bit in the translation lookaside buffer mechanism in re-defined as an ignore common segment bit and a new non-overlapping translation lookaside buffer mechanism entry is generated.例文帳に追加

既存変換索引緩衝機構を有するプロセッサ・システムにおいて、新しいプロセッサ制御ビットである実空間制御（ＲＳＣ）ビットをサポートするために、変換索引緩衝機構における既存制御ビットである専用空間ビットが、イグノア共通セグメント・ビットと再定義され、新しい非重複変換索引緩衝機構エントリを作成する。 - 特許庁

Upon receipt of an answer signal from the home memory station, the common signal process processor exactly routes the answer signal to the transmit-side call process control processor, based on an identifier attached thereto and the identifier of the stored request signal.例文帳に追加

そして、ホームメモリ局からの応答信号受信時には、これに付与される識別子と、このように記憶した要求信号の識別子とに基づき、共通線信号処理プロセッサにより、応答信号を送信元呼処理制御プロセッサに正確にルーティングするようにする。 - 特許庁

To provide a memory control system for enabling priority processing both in write processing to the memory of a processor and read processing from the memory in a multiprocessor system and making common a data buffer to be used in write processing and read processing.例文帳に追加

マルチプロセッサシステムにおいて、プロセッサのメモリに対する書き込み処理と、メモリから読み出し処理の両方において優先処理を可能にし且つ書き込み処理時と読み出し処理時に使用するデータバッファの共通化を図るメモリ制御方式を提供する。 - 特許庁

Also, the main control portion 106 controls a common key cipher system enciphering/deciphering portion 108 and the RTP/RTCP processor 111, enciphers a communication signal with its own session key, and stores the communication signal with identifying information of the concerned key in an RTP packet to be transmitted to the communication opponent.例文帳に追加

また、共通鍵暗号系暗復号化部１０８およびＲＴＰ/ＲＴＣＰ処理部１１１を制御し、通話信号を自身のセッション鍵で暗号化し、当該鍵の識別情報と共にＲＴＰパケットに格納して、前記通話相手に送信する。 - 特許庁

A magnetic disk drive 30 connected to a magnetic disk processor 50 via SCSI buses 40-1 to 40-N is equipped with HDDs 20-1 to 20-N and reset control circuits 10-1 to 10-N connected between the HDDs and common SCSI buses 40-1 to 40-N.例文帳に追加

磁気ディスク処理装置５０にＳＣＳＩバス４０−１〜−Ｎを介して接続された磁気ディスク装置３０は、複数のＨＤＤ２０−１〜−Ｎと、これらと共通のＳＣＳＩバス４０−１〜−Ｎとの間に接続されたリセット制御回路１０−１〜−Ｎを備える。 - 特許庁

To provide a multiprocessor system capable of analyzing collaborative motion of all processors before failure when the failure occurs, with respect to the multiprocessor system where the plurality of processors 2_1-2_n are managed by a management processor 1, and accessing to a common memory 3 is controlled by a bus control device 4.例文帳に追加

複数のプロセッサ2_1〜2_nが管理プロセッサ1によって管理され、バス制御装置4によって共有メモリ3へのアクセスが制御されるマルチプロセッサシステムに関し、或るプロセッサで障害が発生したとき、障害発生に至るまでの全プロセッサの連携動作の解析を可能にする。 - 特許庁

On a document processor, a voice synthesis engine accesses a common file FL in a step S77 to read out various information and character strings constituting a phrase, generates a voice signal to be outputted in a step S78, and supplies a mark position control signal to a telop generation engine.例文帳に追加

文書処理装置においては、ステップＳ７７において、音声合成エンジンが共有ファイルＦＬにアクセスし、句を構成する各種情報及び文字列を読み出し、ステップＳ７８において、出力すべき音声信号を生成し、マーク位置制御信号をテロップ作成エンジンに供給する。 - 特許庁

To efficiently perform high grade image output by holding the memory resources of an image processing system in common in a usual local memory without expanding the local memory at all even if the control code of an image processor necessary for lowering image quality is received.例文帳に追加

通常のローカルメモリでは、画像品質を低下させる必要のある画像処理装置制御コードを受信した場合でも、何らローカルメモリを拡張することなく、画像処理システムのメモリ資源を共有して、効率よく、かつ高品位の画像出力を行えるようにすることである。 - 特許庁

The apparatus 1 comprises a communication processor 12 for executing various provided communication functions, a communication traffic measuring unit 13 for measuring the communication data quantity in communication processes executed by the processor 12, a controller 11 for commonly control units and a processing performance measuring unit 14 for measuring the processing performance of the common controller 11.例文帳に追加

通信装置１が提供している種々の通信機能を実行する通信処理部１２と、この通信処理部１２が実行する通信処理における通信データ量の測定を実行する通信トラヒック測定部１３と、各部を共通に制御する共通制御部１１と、この共通制御部１１の処理能力を測定する制御部処理性能測定部１４とを有している。 - 特許庁

The image processor for showing the operation guidance concerning the release of abnormality on an operation panel is equipped with a control means for showing the operation guidance consisting of plural guidance components which can be utilized in common with other operation guidance according to the user's operation progress.例文帳に追加

本発明の課題は、異常の解除に関する操作ガイダンスをオペレーションパネルに表示する画像処理装置であって、ユーザーの操作進捗に応じて、他の操作ガイダンスと共通に利用可能な複数のガイダンス部品で構成される操作ガイダンスを前記オペレーションパネルに表示させる制御手段を有することを特徴とする画像処理装置によって達成される。 - 特許庁

The data processor includes: a hardware abstract layer which executes OS having a kernel mode and a user mode and has a plurality of hardware processing parts, an interface operating in the kernel mode and corresponding to each of the plurality of hardware processing parts, and a common interface to a device driver corresponding to each of the plurality of hardware processing parts; and a hardware abstract layer control part for controlling the hardware abstract layer.例文帳に追加

カーネルモードとユーザモードとを有するＯＳを実行するものであり、複数のハードウェア処理部と、カーネルモードで動作し、複数のハードウェア処理部のそれぞれと対応するインタフェースと、複数のハードウェア処理部のそれぞれと対応するデバイスドライバに対する共通のインタフェースと、を有するハードウェア抽象化層と、ハードウェア抽象化層を制御するハードウェア抽象化層制御部とを備える。 - 特許庁