「data array」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

Mantissa part M0 and M1 of the floating point data are inputted to a multiplication array 1 and also inputted to zero counting means 4-1 and 4-2 at the same time.例文帳に追加

浮動小数点データの仮数部Ｍ０及びＭ１は乗算アレイ１への入力と同時に零計数手段４−１及び４−２への入力となる。 - 特許庁

Modulation data 5 to vary the writing timing is added to a signal from the image processing section 4 and input to an LED array chip position correction circuit 6.例文帳に追加

画像処理部４からの信号に、書き込みタイミングを変化させる変調データ５が加えられて、ＬＥＤアレイチップ位置補正回路６に入力される。 - 特許庁

Erasure is performed simultaneously by sharing a memory cell array 4 for protecting data and a reference cell for read-verify.例文帳に追加

データ保護情報を記録するためのデータ保護用メモリセルアレイ４と、リード／ベリファイ用リファレンスセル３の消去用の回路を共通にし、同時に消去を行う。 - 特許庁

Subsequently, simultaneous acquisition and analysis of data from the sensor array by means of an analyzing system make it possible to determine one or more characteristics of the light beam.例文帳に追加

センサーアレイからのデータは、次いで分析システムによって同時に獲得され分析されて、光ビームの１つ以上の特性を決定することができる。 - 特許庁

To transmit/receive data between devices (disk array devices) always at a suitable speed independently of the congested state or transmission distance of a line (public line or the like).例文帳に追加

回線（公衆回線等）の混雑状況や伝送距離に関わらず、常に適切な速度で装置間（ディスクアレイ装置間）のデータ送受信を行う。 - 特許庁

The data indicating the hybridization pattern formed on the DNA array 524 after a reaction is used for issuing the authentication slip to certificate a user (525, 527).例文帳に追加

反応後のＤＮＡアレイ５２４上に形成されたハイブリダイゼーションパターンを表すデータを用いてユーザを認証するための認証票が発行される（５２５，５２７）。 - 特許庁

A position and a severity of the subsurface damage are obtained by analyzing a data giving the reflection intensity for a point of a three-dimensional array within the optical element.例文帳に追加

光学素子内の３次元アレイの点に対する反射強度を示すデータを分析することにより、表面下の損傷の位置と重大度が求められ得る。 - 特許庁

The instructions are stored in the memories to be used for transferring the configuration data to programmable configuration points in the configurable logic array 15 in response to the initialization.例文帳に追加

命令は、設定データを初期化に応答して設定可能ロジックアレイ１５内のプログラム可能な設定ポイントへ転送するのに使用するメモリに格納される。 - 特許庁

METHOD AND DEVICE FOR IMPROVING SIGNAL TO NOISE RATIO WITHOUT IMPAIRING GATHERING PHOTOGRAPHING AREA OF SIMULTANEOUS MR DATA BY ARRAY OF RF COIL OF MR SCANNER例文帳に追加

ＭＲスキャナのＲＦコイルのアレイによる同時ＭＲデータ収集の撮影領域を損なうことなく信号対雑音比を改善する方法及び装置 - 特許庁

The instructions for the configuration function are stored in the memories, and the configuration data are transferred from the configuration memory to configuration points by means of the configurable logic array 15.例文帳に追加

設定機能用の命令は、前記メモリに格納され、設定データは、設定可能ロジックアレイ１５で設定メモリから設定ポイントへ転送される。 - 特許庁

To increase utilizable memory capacity by utilizing the conventional dummy array in a semiconductor memory device having open bit line structure for data storage.例文帳に追加

開放ビット線構造を持つ半導体記憶装置における従来のダミーアレイをデータ記憶に活用し、以て利用可能なメモリ容量を増大させる。 - 特許庁

The liquid crystal device comprises TFTs (30), data lines (6a), scanning lines (3a), capacitance lines (3b), and pixel electrodes on a TFT array substrate (10).例文帳に追加

液晶装置は、ＴＦＴアレイ基板（１０）上にＴＦＴ（３０）、データ線（６ａ）、走査線（３ａ）、容量線（３ｂ）及び画素電極（９ａ）を備える。 - 特許庁

A read gate RG of a selected memory cell array drives the voltage of read data buses RDB and /RDB depending on the voltage of the bit lines BL and /BL.例文帳に追加

選択されたメモリセル列において、リードゲートＲＧは、ビット線ＢＬおよび／ＢＬの電圧に応じて、読出データバスＲＤＢおよび／ＲＤＢの電圧を駆動する。 - 特許庁

Takes an associative array of data (keys are column names and values are column values) and re-casts each value to the proper format for its column. 例文帳に追加

データの連想配列 (カラム名が連想配列のキー、カラムの値が連想配列の値) を受け取り、個々の値をそのカラム用の適切なフォーマットにキャストします。 - PEAR

Processing for generating a two-dimensional array of data is different between when a search button 1203 in a left field 1201 is pressed and when a search button in a right field 1202 is pressed.例文帳に追加

左欄１２０１の検索ボタン１２０３押下時と、右欄１２０２の検索ボタン押下時では二次元配列のデータを生成する際の処理がことなる。 - 特許庁

One embodiment comprises a system and a method of transmitting video data to an array driver bypassing a processor, (e.g., a central processing unit).例文帳に追加

１つの実施形態は、プロセッサ（例えば、中央処理装置、等）を迂回することによってアレイドライバに映像データを伝送するシステム及び方法を具備する。 - 特許庁

For example, the data are constituted in unit array units of three-stage constitution wherein three kinds of units of the system kitchen for an upper, an intermediate, and a lower stage are put together.例文帳に追加

たとえば、システムキッチンのユニットを上段、中段、下段用の３種類をひとまとめにした３段構成のユニット列単位にデータを構成する。 - 特許庁

A window function processing part 7 cuts numerals out of array data in the storage part and a main control part 6 varies a reproduction speed according to a range of the numerals.例文帳に追加

窓関数処理部７は前記格納部の配列データから数値を切り出し、前記数値の範囲に基づきメイン制御部６は再生速度を変更する。 - 特許庁

Filter arithmetic parts 2a and 2b receives a couple of voice data arrays and perform filter operation, by using the filter coefficient array selected by the selection parts 5a and 5b.例文帳に追加

フィルタ演算部２ａ，２ｂは、一対の音声データ列を受け、フィルタ係数列選択部５ａ，５ｂが選択したフィルタ係数列を用いてフィルタ演算を行う。 - 特許庁

A CPU 123 controls the writing of a data block including a data part set with predetermined data and a check data part set with a check code unique to the data of the data part in an area in a data stripe belonging to a stripe group in the middle of writing when disk write processing in a disk array 11 abnormally ends only by the number of blocks matched with the size of the area.例文帳に追加

ＣＰＵ１２３は、ディスクアレイ１１へのディスクライト処理が異常終了した後の起動時に、その異常終了した際に書き込み途中であった、ストライプグループに属するデータストライプ中の領域に、所定のデータが設定されたデータ部と当該データ部のデータに固有のチェックコードが設定されたチェックデータ部とを含むデータブロックを、当該領域のサイズに一致するブロック数だけ書き込む制御を行う。 - 特許庁

The disclosed method includes constituting (N) data storage device assemblies so as to include a reserve data storage device assembly and a first storage array including (N-1) active data storage device assemblies; allocating a network address to each of the data storage devices; and allocating a network address to one of reserve data storage devices disposed within the reserve data storage device assembly.例文帳に追加

この方法は、予備のデータ・ストレージ・デバイス・アセンブリと、（Ｎ−１）のアクティブ・データ・ストレージ・デバイス・アセンブリを有する第１のストレージ・アレイとを有するように、（Ｎ）のデータ・ストレージ・デバイス・アセンブリを構成し、それぞれのデータ・ストレージ・デバイスにはネットワーク・アドレスが割り当てられ、予備のデータ・ストレージ・デバイス・アセンブリ内に配置された予備のデータ・ストレージ・デバイスのうちの１つにはネットワーク・アドレスが割り当てられる。 - 特許庁

A transfer control circuit 152 reads image element data from a selected pattern image data area in a CGROM 142 according to a selected pattern read command, writes them in the selected pattern data buffer 155A of a VRAM 155, also reads image element data from a common pattern image data area in the CGROM 142 according to a common pattern read command and writes them in a pattern array data buffer 155B.例文帳に追加

転送制御回路１５２は、選択図柄読出コマンドに応じてＣＧＲＯＭ１４２における選択図柄画像データエリアから画像要素データを読み出して、ＶＲＡＭ１５５の選択図柄データバッファ１５５Ａに書き込む一方で、共通図柄読出コマンドに応じてＣＧＲＯＭ１４２における共通図柄画像データエリアから画像要素データを読み出して、図柄配列データバッファ１５５Ｂに書き込む。 - 特許庁

To provide a disk array device and a consistency recovering method for a logical dive having redundant data, which are expected to perform smooth processing after restart by surely avoiding a medium error accompanied with processing interruption in the middle of write with respect to a disk array where the fault tolerance of disks is realized by redundant data.例文帳に追加

本発明は、冗長データによりディスクの耐障害性を実現したディスクアレイに於いて、書き込み途中での処理中断に伴うメディアエラーを確実に回避して再起動後に於ける円滑な処理が期待できるディスクアレイ装置および冗長データをもつ論理ドライブの一貫性回復方法を提供することを課題とする。 - 特許庁

Array conversion data obtained from the image data of a collated window 31 by mirror conversion, flip conversion and mirror and flip conversion in an array conversion part 33, is selected by time sharing and collated with one template pattern 34 to obtain the same action as the case of providing a maximum of four templates.例文帳に追加

被照合ウインドウ（３１）の画像データをミラー変換、フリップ変換、ミラー＆フリップ変換したものを配列変換部（３３）で生成し、時分割で選択し、１枚のテンプレートパターン（３４）と照合することで、最大４枚のテンプレートを設けた場合と同じ作用がえられ、テンプレートパターンを大幅に圧縮削減できる。 - 特許庁

The positional information terminal 100 stores each piece of the data in a two-dimensional array of the storage device 108, calculates an index in the two-dimensional array based on the latitude and longitude data to be outputted by the GPS module 105, acquires the current position and address on the map and displays the address on an LCD display panel 104.例文帳に追加

位置情報端末１００は、前記各データーを記憶装置１０８の２次元配列に格納し、ＧＰＳモジュール１０５が出力する緯度経度データーをもとに２次元配列におけるインデックスを算出して、地図上の現在位置及びアドレスを取得し、ＬＣＤ表示パネル１０４に表示する。 - 特許庁

To improve the reliability of a disk array device by reducing risk being a multiple obstacle to a disk drive by shortening the time required for data recovering processing by recovering data of the disk drive with only an area actually used in a file system as an object among disk areas of a disk array.例文帳に追加

ディスクアレイのディスク領域のうちファイルシステムにて実際に使用されている領域のみを対象にディスクドライブのデータ修復を行うことにより、データ修復処理に要する時間を短縮し、これによりディスクドライブの多重障害となる危険性を低減して、ディスクアレイ装置の信頼性を向上する。 - 特許庁

A nonvolatile semiconductor memory device 10 is provided with a memory cell array 20; a shift value storing region 25 which stores a shift value SET; a control circuit 50 which controls data reading and writing for the memory cell array 20 and the shift value storing region 25; and a data processing circuit 100 which is connected to the control circuit 50.例文帳に追加

不揮発性半導体記憶装置１０は、メモリセルアレイ２０と、シフト値ＳＦＴを格納するシフト値格納領域２５と、メモリセルアレイ２０及びシフト値格納領域２５に対するデータの読み書きを制御する制御回路５０と、制御回路５０に接続されたデータ処理回路１００とを備える。 - 特許庁

This signal array detecting method in an amino acid sequence is executed by using a profile ("first profile" hereinafter) based on preliminarily learnt featured values and a profile ("second profile" hereinafter) based on PSI-BLAST of data ("positive data" hereinafter) configured of an already known signal array.例文帳に追加

アミノ酸配列におけるシグナル配列検出方法において、既知のシグナル配列からなるデータ（以下「正のデータ」という）の、あらかじめ学習した特徴量によるプロファイル（以下「第１プロファイル」という）及びＰＳＩ−ＢＬＡＳＴによるプロファイル（以下「第２プロファイル」という）を用いることを特徴とするシグナル配列検出方法。 - 特許庁

The positional information terminal 100 restores the received pieces of data, stores them in two-dimensional array of a storage device 108, calculates the index in the two-dimensional array based on the latitude and longitude data which the GPS module 105 outputs, acquires the current position and address on a map and displays them on an LCD display panel 104.例文帳に追加

位置情報端末１００は受信したデーターを復元して記憶装置１０８の２次元配列に格納し、ＧＰＳモジュール１０５が出力する緯度経度データーをもとに２次元配列におけるインデックスを算出して、地図上の現在位置及びアドレスを取得し、ＬＣＤ表示パネル１０４に表示する。 - 特許庁

The display device is constituted in such a manner that the operation of successively writing blanking data of lowering the luminance of a pixel array is repeated M times (M is a natural number smaller than N) into the pixel array every time the video data inputted by every one line in response to a horizontal synchronizing signal is successively written N times (N is a natural number of ≥2).例文帳に追加

水平同期信号に呼応して１ライン毎に表示装置に入力される映像データを表示装置の画素アレイに１ラインずつＮ回（Ｎは２以上の自然数）順次書き込む毎に画素アレイの輝度を下げるブランキング・データをＭ回（ＭはＮより小さい自然数）順次書き込む動作を繰り返す。 - 特許庁

The reconstruction I/O request has the priority over the host I/O request until the storage array is not in the middle of permanently losing the data any more, and when the storage array is not in the middle of permanently losing the data, a priority over the reconstruction I/O request is given to the host I/O request.例文帳に追加

記憶アレイがもはや永久的にデータを失いつつある状態でなくなるまで、再構築Ｉ／Ｏ要求はホストＩ／Ｏ要求に対する優先権を持ち、永久的にデータを失いつつある状態でなくなったとき、ホストＩ／Ｏ要求に、再構築Ｉ／Ｏ要求に対する優先権が与えられる。 - 特許庁

The disk array device 21 of the secondary site 2 includes a receiving means 211 which stores the received packing data in a receiving buffer 213 all together in the packing manner, and a status notification means 212 which notifies that the reception is completed to the disk array device 11 of the primary site 1 when reception of the packing data to the receiving buffer 213 is completed.例文帳に追加

セカンダリサイト2のディスクアレイ装置21は、受信したパッキングデータを受信バッファ213にまとめてパッキングした状態で格納する受信手段211と、受信バッファ213にパッキングデータを受信完了した時点でプライマリサイト1のディスクアレイ装置11へ受信完了を通知するステータス通知手段212と、を備える。 - 特許庁

The method of driving the display device including steps of; outputting a first data signal array of a first frame to a first screen area of a display panel during a first frame period; and outputting a second data signal array of a second frame to a second screen area of a display panel during the first frame period is provided.例文帳に追加

本発明は、第１フレーム期間の間に、表示パネルの第１画面領域に、第１フレームの第１データ信号配列を出力する段階と；前記第１フレーム期間の間に、表示パネルの第２画面領域に、第２フレームの第２データ信号配列を出力する段階を含むディスプレー装置の駆動方法を提供する。 - 特許庁

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.例文帳に追加

アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁

A bit configuration of address data allocated to the memory 42 is divided into two on the upper bit side and the lower bit side; and the upper bit side is allocated to a first memory array 42A and the lower bit side is allocated to a second memory array 42B.例文帳に追加

メモリ４２に割り当てられるアドレスデータのビット構成は、上位ビット側と下位ビット側の２つに分割されており、前記上位ビット側が第１メモリアレイ４２Ａに割り当てられ、前記下位ビット側が第２メモリアレイ４２Ｂ割り当てられている。 - 特許庁

The controller 100 generates the recording data corresponding to each of the first and second recording nozzle arrays in an extent that the total number of dots recorded by the first recording nozzle array and the second recording nozzle array does not exceed a predetermined number.例文帳に追加

ここで、コントローラ１００は、第１記録ノズル列により記録されるドット数と第２記録ノズル列により記録されるドット数の合計が所定数を超えない範囲で、第１及び第２記録ノズル列それぞれに対応した記録データを生成する。 - 特許庁

Scan data inversion by a pixel array designating means 7, data selection for multi-path by an image selection designating means 5, multi-path data packing and overlap processing by a logical arithmetic means 4 are combined with respect to image data read from a memory 20 so that scan data generation for an ink jet head can be quickly and flexibly executed by hardware.例文帳に追加

メモリ２０から読み出した画像データに対して、画素配列指定手段７によるスキャンデータ反転、画素選択指定手段５によるマルチパス用データ選択、マルチパスデータパッキング、論理演算手段４によるオーバーラップ処理を組み合わせることでインクジェットヘッド用のスキャンデータ生成をハードウェアで高速、かつ、柔軟に行うことができる。 - 特許庁

The device includes: a memory cell array; the error detection and correction circuit performing error detection and correction of read data; and a buffer register that is provided for temporarily storing read data and data to be written and set, such that the number of data bits is a multiple of the number of data bits containing a check bit for processing error detection and correction by the error detection and correction circuit.例文帳に追加

メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。 - 特許庁

This CT system is equipped with a two-dimensional data collecting device 12 to collect projection data in an imaging area of a subject using a two dimensional array detecting device 11, and a hybrid image reconstructing device 31 to reconstruct an image to be reconstructed of the imaging area based on both the projection data and additional data newly calculated based on the projection data.例文帳に追加

ＣＴは、２次元アレイ検出器１１を用いて被検体内の撮影領域の投影データを収集する２次元データ収集装置１２と、その投影データに加え、該投影データをもとに新たに算出される追加のデータとの両方に基づいて、撮影領域の再構成像を再構成するハイブリッド画像再構成装置３１とを備える。 - 特許庁

The memory device is provided with a multilevel cell array including a plurality of multilevel cells, a programming unit for programming a first data page in the plurality of multilevel cells and a second data page in the multilevel cell where the first data page is programmed, and a program level stabilization unit for stabilizing a program level of the first data page or the second data page.例文帳に追加

本発明の実施形態に係るメモリ装置は、複数のマルチレベルセルを含むマルチレベルセルアレイと、複数のマルチレベルセルに第１データページをプログラムし、第１データページがプログラムされたマルチレベルセルに第２データページをプログラムするプログラミング部と、第１データページまたは第２データページに対するプログラムレベルを安定化するプログラムレベル安定化部とを備えることができる。 - 特許庁

Scheduling sequentially carries out each small loop belonging to the same data localizable group (DLG) as much as possible after loop alignment and partitioning, and by executing layout change of array data used by each DLG using a padding, allocates a plurality of partial array data used by each small loop belonging to the same DLG on a cache without them being overlapped.例文帳に追加

ループ整合分割を行った後、同一データローカライザブルグループ（ＤＬＧ）に属する各小ループ同士を可能な限り連続実行するスケジューリングを行うとともに、パディングを用いて各ＤＬＧで使用される配列データについてレイアウト変更を行うことにより、同一ＤＬＧに属する各小ループにより使用される複数の部分的な配列データをキャッシュ上に重なることなく割り当てる。 - 特許庁

In a write control circuit 113, after memory cells in a unit region, selected from a main array 100 and a monitor bit region 101 corresponding to the unit region, are erased when writing data, data are written in the unit region selected from the main array 100 and data determined in accordance with the number of times of rewriting of the unit region is written in the monitor bit region 101.例文帳に追加

書き込み制御回路１１３は、データ書き込み時に、メインアレイ１００から選択された単位領域と、当該単位領域に対応するモニタービット領域１０１内のメモリセルを消去した後、メインアレイ１００から選択された単位領域にデータを書き込み、当該単位領域の書き換え回数に対応して定められたデータをモニタービット領域１０１に書き込む。 - 特許庁

Data access by the memory address calculation formula in an address range to be efficiently treated by an instruction system as a given 16-bit fixed length instruction is grouped (S3), a base address formed by commonizing address calculation is selected to the grouped array reference (data access) and array as plural data access is made possible to be referred by the sum of the selected base address and offset (S4).例文帳に追加

与えられた１６ビット固定長命令のような命令体系で効率よく扱えるアドレス範囲にあるメモリアドレス算出式によるデータアクセスをグループ化し（Ｓ３）、グループ化された配列参照（データアクセス）に対してアドレス計算を共通化したベースアドレスを選び、選ばれたベースアドレスとオフセットの和により複数データアクセスとしての配列を参照可能にする（Ｓ４）。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

Also, the control circuit 729 causes the internal address generating circuit 727 to generate an address of transfer source based on a data transfer command, while causing the internal address generating circuit 726 to generate an address of transfer destination, and inputs successively data output by burst-read from a memory cell array 716 as a transfer source to a memory cell array 705 as a transfer destination through an internal data bus.例文帳に追加

また、制御回路７２９は、データ転送コマンドに従い、内部アドレス生成回路７２７に転送元のアドレスを生成させ、内部アドレス生成回路７２６に転送先のアドレスを生成させ、転送元のメモリセルアレイ７１６からバースト読み出しで出力されるデータを、内部データバスを経由して順次当該データを転送先のメモリセルアレイ７０５へ入力させる。 - 特許庁