「data microprocessor」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To execute arithmetic operation according to a plurality of instructions more rapidly than a conventional method, even if it is a case where a single-instruction/multi-data type microprocessor is used.例文帳に追加

単一命令・多データ型のマイクロプロセッサを用いた場合であっても、複数の命令に従った演算処理を従来よりも早く実行する。 - 特許庁

In a microprocessor 10A, a non-volatile memory 12 is configured to store a plurality of setting data corresponding to operation modes of a plurality of circuit blocks 11, 51 and 52.例文帳に追加

マイクロプロセッサ１０Ａにおいて、不揮発性メモリ１２は、複数の回路ブロック１１，５１，５２の動作モードに対応する複数の設定データを記憶する。 - 特許庁

After key data information is recorded in the high speed memory 10, a microprocessor 4 receives a reset release signal from the reset control circuit 3 and begins software processing.例文帳に追加

マイクロプロセッサ４は高速メモリ１０にキーデータ情報が記録された後、リセットコントロール回路３からのリセット解除信号を受けてソフトウェア処理を開始する。 - 特許庁

That is, the microprocessor is set freely, and based on data and programs stored in a memory device, the waveform shape can be constituted in an arbitrary shape.例文帳に追加

すなわち、マイクロプロセッサは、自由に設定されて記憶装置に記憶されたデータやプログラムを基礎として、波形形状を任意の形状に構成することができる。 - 特許庁

To share a secret program or a secret data among a plurality of processes on a tamper-resistant microprocessor for supporting an environment for executing a multi-task program.例文帳に追加

マルチタスクのプログラム実行環境を支援する耐タンパのマイクロプロセッサ上で、秘匿プログラムや秘匿データを、複数のプロセス間で安全に共有させる。 - 特許庁

To perform the read or write of data by one memory access in a microprocessor or the like having a cache memory or memory even when addresses are not neatly arranged according to the size of the designated data in the read or write of the data.例文帳に追加

キャッシュメモリやメモリを有するマイクロプロセッサ等において、データの読み出しまたは書き込み時に指定されたデータのサイズに応じてアドレスが整列していない場合でも、１回のメモリアクセスでデータの読み出しまたは書き込みをおこなうこと。 - 特許庁

A network interface 101 to a network 105 of packet communication is connected with the microprocessor 100 via a first data buffer 101B and a bus 103, and a control register 102C and a second data buffer 102B to be used for encryption, decryption and message authentication are connected with the microprocessor 100 via the bus 103.例文帳に追加

パケット通信のネットワーク１０５に対するネットワークインターフェイス１０１が第１のデータバッファ１０１Ｂおよびバス１０３を介してマイクロプロセッサ１００に接続され、暗復号・メッセージ認証に使用する制御レジスタ１０２Ｃおよび第２のデータバッファ１０２Ｂがバス１０３を介してマイクロプロセッサ１００に接続される。 - 特許庁

A CPU(central processing unit) of the microprocessor 1 determines presence of the connection by a recognizing signal from the circuit 6, if the presence is determined, the microprocessor 1 interrupts data access to the mask ROM to enable data access to the memory 4 and operates according to the program in the memory 4.例文帳に追加

マスクＲＯＭ内蔵マイコン１のＣＰＵは、フラッシュメモリ４の接続の有無を認識回路６からの認識信号によって判断し、フラッシュメモリ４が接続されていると判断した場合、マスクＲＯＭとのデータアクセスを遮断してフラッシュメモリ４とのデータアクセスを可能とし、フラッシュメモリ４のプログラムに従って動作する。 - 特許庁

A microprocessor 105 writes external stored data temporarily to the temporary area without generating redundant data and reports writing completion to the outside after the writing to the temporary area is completed.例文帳に追加

マイクロプロセッサ１０５は、外部からの格納データは、冗長データを作成することなく、一旦、テンポラリ領域に書き込み、テンポラリ領域への書き込みが完了した時点で、外部へ書き込み完了を報告する。 - 特許庁

A microprocessor 71 mounted on the control board 10 is equipped with a data ROM 71c with music data stored, and the game frame 3 is equipped with a board 74 for driving and speakers 78 and 78.例文帳に追加

制御基板１０に搭載されたマイクロプロセッサ７１には、曲データが記憶されたデータＲＯＭ７１ｃが備えられており、遊技枠３には駆動基板７４およびスピーカ７８，７８が備えられている。 - 特許庁

To provide an SIMD (Single Instruction-stream, Multiple Data-stream) type microprocessor performing data communication with an adjacent processor element, which performs proper forwarding control, and to provide an operation method.例文帳に追加

隣接するプロセッサエレメントとのデータ通信が可能なＳＩＭＤ型マイクロプロセッサにおいて適切なフォワディング制御を行うことができるＳＩＭＤ型マイクロプロセッサおよび演算方法を提供する。 - 特許庁

A second code analyzer compresses and encodes a history of multi-bit data appearing in a data bus or an address bus of a second microprocessor in the same procedure as that in the first code analyzer.例文帳に追加

第２の符号解析器は、第２のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、前記第１の符号解析器における手順と同一手順により圧縮して符号化する。 - 特許庁

A DMAC 5 controls, upon receipt of a request to read data of a module 9 connected to the asynchronous bus 10 from a microprocessor 1, the dual port memory 8 to hold the data of the module 9.例文帳に追加

ＤＭＡＣ５は、マイクロプロセッサ１から、非同期バス１０に接続されたモジュール９のデータを読み出すための要求があった場合には、モジュール９のデータをデュアルポートメモリ８に保持させるように制御する。 - 特許庁

To provide an SIMD type microprocessor allowing high-speed simultaneous processing of more image data by improving processing performance during data transfer without increasing a circuit scale or a layout scale.例文帳に追加

回路規模やレイアウト規模を増大させることなく、データ転送時の処理能力を向上させ、より多くの画像データを高速に同時処理する事が可能なＳＩＭＤ型マイクロプロセッサを提供する。 - 特許庁

To provide a microprocessor capable of reducing power consumption caused for the execution of the data operation with satisfying the arithmetic performance required in response to data which is processed by an application program (AP).例文帳に追加

アプリケーションプログラム（ＡＰ）が取り扱うデータに応じて必要とされる演算性能を満たした上で、データ演算の実行による電力消費量の低減を可能にするマイクロプロセッサを提供する。 - 特許庁

To realize an instruction execution control system capable of automatically determining generation of data conflict in instruction execution by a microprocessor, and avoiding the data conflict without needing optimization by a compiler.例文帳に追加

マイクロプロセッサの命令実行時におけるデータコンフリクトの発生を自動的に判定し、コンパイラによる最適化を必要とせずに、データコンフリクトを回避することが可能な命令実行制御方式を実現する。 - 特許庁

According to this method, a central microprocessor of this device is not required to execute animation processing, and also the number of data exchange between the microprocessor and the screen driver is decreased and therefore, the power consumption of the device by screen animation is reduced.例文帳に追加

本発明によれば、装置の中央マイクロプロセッサにアニメーション処理を実行させる必要がなくなるとともに、マイクロプロセッサとスクリーンドライバとの間のデータ交換の数が減少し、従ってスクリーンアニメーションにより生ずる装置の電力消費が小さくなる。 - 特許庁

This controller is provided with a means for resetting the data contents of a transmission memory (8) and/or the data contents of a reception memory (9) after each output and/or each read of data memorized there in a definition state ('invalid marking'), before a main microprocessor (4) outputs and/or reads new data.例文帳に追加

メインマイクロプロセッサ（４）が新たなデータを出力及び／または読込む以前に、送信メモリ（８）のデータ内容及び／または受信メモリ（９）のデータ内容を、そこにメモリされているデータの各出力及び／または各読込みの後に定義状態（「無効マーキング」）にリセットする手段が設けられていること。 - 特許庁

When operating sounds are put in a prescribed mode, the microprocessor 13 judges whether data corresponding to the operating sounds necessary in a prescribed mode is present in the RAM 11 or not, and when it is found that the data are not present in the RAM 11, the corresponding data are read out from the ROM 12 and expanded, and the expanded data are written in the RAM 11.例文帳に追加

マイクロプロセッサ１３は、所定のモードになった場合に、所定のモードにおいて必要とされる動作音に対応するデータがＲＡＭ１１に存在するか否かを判定し、存在しない場合には該当するデータをＲＯＭ１２から読み出して伸張してＲＡＭに書き込む。 - 特許庁

The data processing system includes a microprocessor and a communication element, capable of communicating with an electronic module for sending a code signal to the microprocessor, and includes a hardware circuit which causes or does not cause the bit order of a word to be reversed as the function of the value of the code signal in the transfer of the word between the electronic module and the microprocessor.例文帳に追加

データ処理システムであって： マイクロプロセッサ；および規約信号をマイクロプロセッサに送るための電子モジュールとの通信が可能な通信素子；を含み、 電子モジュールとマイクロプロセッサとの間での語の転送の際に、規約信号の値の関数として語のビット順序を反転させたりさせなかったりするハードウエア回路を含む、ことを特徴とするデータ処理システム。 - 特許庁

A display controller includes: a memory core which holds image data to be displayed; a register set holding structure data which enables display of the image data; and a bus interface which realizes bus communication between the memory core of the display controller and a microprocessor.例文帳に追加

ディスプレイコントローラは、表示される画像データを保持するメモリコアと、画像データの表示を可能にする構成データを保有するレジスタセットとを含むと共に、ディスプレイコントローラのメモリコアとマイクロプロセッサとの間でバスによる通信を可能にするバスインタフェースを含む。 - 特許庁

The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.例文帳に追加

コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁

The module is provided also with a microprocessor which reads data with respect to the test signal as it is transmitted and reads the same test signal as it is received.例文帳に追加

モジュールにはマイクロプロセッサも設けられており、マイクロプロセッサは、テスト信号に関するデータを送信された通りに読み取り、同じテスト信号を受信した通りに読み取る。 - 特許庁

The microprocessor stores a key code inputted by a user in a host PC, encrypts instructions and data using the key code and delivers them to the host PC.例文帳に追加

マイクロプロセッサは、ホストＰＣ上でユーザから入力されたキーコードを内部に記憶し、当該キーコードを用いて命令やデータを暗号化してホストＰＣへ送出する。 - 特許庁

The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

To provide a microprocessor which performs complex calculation including complex multiplication, in which restrictions on storage order of a real part and an imaginary part of input complex data is eased.例文帳に追加

複素乗算を含む複素演算を実行するマイクロプロセッサにおいて、入力される複素数データの実部及び虚部の格納順序に対する制約を緩和する。 - 特許庁

To allow a local memory with a small capacitor to quickly and validly operate even when processing large-scaled data such as picture processing in a microprocessor and a storage device.例文帳に追加

マイクロプロセッサおよび記憶装置において、たとえば画像処理のように大規模データを処理する場合であっても高速で小容量なローカルメモリを有効に働かせること。 - 特許庁

EPGA 130 includes an internal logic part 300, a soft macro microprocessor 200 for controlling the internal logic part 300, and an internal memory 250 for storing measurement data.例文帳に追加

ＦＰＧＡ１３０は、内部ロジック部３００と、内部ロジック部３００を制御するソフト・マクロのマイクロプロセッサ２００と、計測データを格納する内部メモリ２５０とを含む。 - 特許庁

A specified delay time of an address fed from a microprocessor 11 to a memory 12 is increased at the time of normal operation, and the microprocessor 11 determines a critical delay time at which it becomes impossible to read out data corresponding to the address appropriately from the memory 12 through a latch circuit 14.例文帳に追加

マイクロプロセッサ１１からメモリ１２に供給されるアドレスに通常の動作時における所定の遅延時間を増大させ、マイクロプロセッサ１１が前記アドレスに対応するデータをメモリ１２からラッチ回路１４を経て適正に読み込むことができなくなる臨界遅延時間を求める。 - 特許庁

Even if a malicious user acquires an encrypted instruction and encrypted data by connecting the microprocessor to a debugging unit, the encrypted instruction and the encrypted data cannot be decrypted without knowing the key code.例文帳に追加

悪意のあるユーザが、マイクロプロセッサをデバッグユニットに接続して暗号化命令及び暗号化データを取得した場合であっても、前記キーコードを知らなければ暗号化命令及び暗号化データを復号することはできない。 - 特許庁

A microprocessor 105 writes external stored data to the temporary area temporarily without generating any redundant data and gives notice of writing completion to the outside after the writing to the temporary area is completed.例文帳に追加

マイクロプロセッサ１０５は、外部からの格納データは、冗長データを作成することなく、一旦、テンポラリ領域に書き込み、テンポラリ領域への書き込みが完了した時点で、外部へ書き込み完了を報告する。 - 特許庁

To provide a SIMD type microprocessor which simultaneously processes much more image data at higher speed without increasing a circuit scale and layout scale and declining processing speed during data transfer.例文帳に追加

回路規模やレイアウト規模を増大させることなく、また、データ転送時の処理能力の低下を起こすことなく、より多くの画像データを高速に同時処理することができるＳＩＭＤ型マイクロプロセッサを提供する。 - 特許庁

This microprocessor has a command deciphering part deciphering an enciphered program using a first cipher key (a program key), and a data enciphering/deciphering part enciphering/deciphering data executed by the enciphered program using a second cipher key (a data key).例文帳に追加

マイクロプロセッサは、暗号化されたプログラムを第１の暗号鍵（プログラム鍵）を用いて復号化する命令復号処理部と、復号化されたプログラムによって実行されていたデータを第２の暗号鍵（データ鍵）を用いて暗号化／復号化するデータ暗号／複号処理部を有する。 - 特許庁

A first figure signal generation means is controlled so that OSD control is performed to a television control unit (a first microprocessor) by a DVD player control unit (a second microprocessor) via a data communication means, an output instruction of an icon showing each control is transmitted to the first microprocessor, and characters of the icon and figure signals showing each control are outputted by the first OSD control means.例文帳に追加

ＤＶＤプレーヤ制御部（第二のマイクロプロセッサ）から、データ通信手段を介してテレビ制御部（第一のマイクロプロセッサ）へＯＳＤ制御するように通信し、前記第一のマイクロプロセッサに各制御を表すアイコンの出力命令を送信し、前記第一のＯＳＤ制御手段によって前記各制御を表すアイコンの文字および図形信号を出力するように、第一の図形信号発生手段を制御する。 - 特許庁

The logic unit BSL is connected to a microprocessor MP through a proper bus B1 and to process data, specially, a process-input part signal and a process-output part signal through the other bus B2 forming a process data interface.例文帳に追加

各レジスタが位置不変の相対識別情報を用いて複合系内にて論理ユニット（ＢＳＬ）の位置に左右されずに読み込み可能及び読み出し可能となるように、前記レジスタが、入力部及び出力部と接続されていること。 - 特許庁

By tracing the globally observed data in the GoSB, the storage data can be stored in a plurality of monitoring storage devices like a level-one cache or a line fill buffer regardless of whether the storage data have been globally observed or not, whereby processing capability of the storage data in the microprocessor is enhanced.例文帳に追加

ＧｏＳＢ内で大域的に観測されたデータを追跡することにより、前の記憶データが大域的に観測されたかどうかにかかわらず、記憶データを、一つのレベル１キャッシュや一つのラインフィルバッファのように監視可能な複数の記憶装置に記憶でき、これによりマイクロプロセッサ内の記憶データの処理能力を増大させる。 - 特許庁

A microprocessor 17 at the place of the remote machine generates an external control signal 16 according to pieces of data and instructions stored in a memory 18 to control the operation of the remote machine 12.例文帳に追加

リモート・マシンの場所にあるマイクロプロセッサ１７は、メモリ１８に記憶した複数のデータおよび命令にしたがって外部制御信号１６を発生してリモート・マシン１２の動作を制御する。 - 特許庁

A data processing system having distributed reservation stations 50-53 is provided and this distributed reservation stations 50-53 store the basic blocks of codes in the format of a microprocessor instruction.例文帳に追加

本発明によれば、分散型リザベーションステーションを有するデータ処理システムが提供され、該分散型リザベーションステーションはマイクロプロセサ命令の形態におけるコードの基本ブロックを格納する。 - 特許庁

The control unit 13 can be controlled by the microprocessor through the control line independent of the data bus 5, so the safe and secure control operation of the solenoid valve can be guaranteed.例文帳に追加

データバスとは独立した制御線を介してマイクロプロセッサによる制御ユニットの管理が可能となるため，電磁弁の安全かつ確実な制御動作を保障することが可能である。 - 特許庁

The controller has a system interface connected to at least one external system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内には少なくとも1個の外部システムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

A microprocessor 14 judges whether communication succeeds or not according to a parity bit and BCC included in the communication data, and allows a display 12 to perform display for recognizing the success or failure of the communication.例文帳に追加

マイクロプロセッサ１４は、この通信データに含まれるパリティビットおよびＢＣＣから通信の成否を判定し、通信の成否を認識させる表示を表示器１２に行わせる。 - 特許庁

To provide a digital broadcast receiver which transmits a TS signal at a correct frequency even by a CI module having a fixed output frequency, and performs decoding without causing loss of data by a microprocessor.例文帳に追加

出力周波数が固定のＣＩモジュールでも正しい周波数でＴＳ信号を送り、マイクロプロセッサでデータの欠落が生じないデコードを行うデジタル放送受信装置を提供する - 特許庁

The I2C bus master generally an intelligent device, for example, a microprocessor, having responsibility for collecting data and providing control through a command published on the LIP bus and received.例文帳に追加

Ｉ^2Ｃバスマスタは、一般に、ＬＩＰバス上で発行されかつ受信されるコマンドを介してデータを収集し制御を提供する責任を有する、インテリジェントデバイス、例えばマイクロプロセッサである。 - 特許庁

With such an arrangement, the RAM clear signal can be transmitted to a microprocessor 210 by turning ON the switch to delete the data backed up in the RAM 216.例文帳に追加

この構成によれば、上記スイッチをＯＮすることにより、ＲＡＭクリアー信号をマイクロプロセッサ２１０へ送信し、ＲＡＭ２１６にバックアップされたデータを消去することができる。 - 特許庁

To provide a SIMD microprocessor that can execute processing requiring operations involving adjacent pixel data in fewer machine cycles than before by a simple configuration.例文帳に追加

隣接する画素データとの演算を必要とする処理を行う際に、簡単な構成で従来よりも少ないマシンサイクルで実行することができるＳＩＭＤ型マイクロプロセッサを提供する。 - 特許庁