「data path circuit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a method for detecting a failure in a path between a data input/output pad and a test pad and a failure in a circuit in the middle of the path.例文帳に追加

データ入出力パッドとテストパッド間の経路や当該経路途中の回路の不良を検出することを可能とする方法を提供する。 - 特許庁

A data estimating circuit 14 outputs estimation data in which input data at a point of time earlier than the input data by a prescribed bit period is estimated based on a decoding data group outputted from a path memory 12.例文帳に追加

データ推定回路１４は、パスメモリ１２から出力された復号データ系列に基づき、入力データよりも所定ビット周期前の時点の入力データを推定した推定データを出力する。 - 特許庁

To provide an asynchronous input data path technology capable of reducing latency by achieving a high speed of an integrated circuit device.例文帳に追加

集積回路の高速化を図り、レイテンシを低減する非同期入力データ経路技術を提供する。 - 特許庁

RESETTING CIRCUIT OF DATA PATH USING CLOCK ENABLE SIGNAL, RESETTING METHOD, AND SEMICONDUCTOR MEMORY DEVICE EQUIPPED WITH THE SAME例文帳に追加

クロックイネーブル信号を利用したデータ経路のリセット回路、リセット方法及びこれを備える半導体メモリ装置 - 特許庁

A control circuit 13 is inserted in a transfer path of audio data from the signal processing part 10 to the CODEC 11.例文帳に追加

信号処理部１０からコーデック１１へのオーディオデータの転送経路には、制御回路１３が挿入される。 - 特許庁

Data showing a path or the like of the circuit body in a coordinate system of the whole automobile are memorized in the control device 24.例文帳に追加

制御装置２４は自動車全体の座標系での回路体の経路などを示すデータを記憶している。 - 特許庁

Test circuits of semiconductor integrated circuits exchange test data via a path including the data bus 12, and the test circuit of the semiconductor integrated circuit that has received the test data determines a data transfer failure according to the comparison of the received test data with reference data.例文帳に追加

データバス１２を含む経路を介して半導体集積回路のテスト回路間でテストデータを送受信し、テストデータを受信した半導体集積回路のテスト回路が、受信したテストデータと参照データとの比較結果に基づいてデータ転送障害を判定する。 - 特許庁

To provide a data reception system with high reliability which is increased by minimizing data detection errors due to such as waveform distortion on a transmission path when a reception circuit receives data sent from a transmission circuit.例文帳に追加

送信回路から送信されるデータを受信回路で受信する際に、伝送路の波形歪み等によるデータ検出エラーを最小にして高信頼性とするデータ受信方式を提供する。 - 特許庁

To provide a timer circuit capable of reducing a load of a switch circuit for switching the data path, and easily performing correction to an intended count period.例文帳に追加

データパスを切り替えるスイッチ回路の負荷を低減でき、意図したカウント期間に対して容易に補正の実施が行えるようにすること。 - 特許庁

A trace-back processing circuit 204 traces a survivor path, having the least new path metric back to a point of time that is decided by the discontinued path length and decodes the data Y2Y1 (4-states) or data X2X1 (8-state).例文帳に追加

トレースバック処理回路２０４において、新たなパスメトリックが最小である状態の生き残りパスを打ち切りパス長で決められた時点までさかのぼり、データＹ_2Ｙ_1(４状態)またはデータＸ_2Ｘ_1(８状態)を復号する。 - 特許庁

At the time of testing the communication path of a portion incorporated in the integrated circuit, a first communication path is formed in the communication path and the test is performed by making prescribed data to flow to the formed first communication path.例文帳に追加

集積回路における組込み部の通信路をテストする場合、所定の組込み部の通信路に第１の通信路を作成し、この作成された第１の通信路に所定のデータを流し、組込み部の通信路をテストするものである。 - 特許庁

An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.例文帳に追加

集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁

The RAKE receiver is provided with a plurality of fingers that demodulate received data through a multi-path and with a data synthesis circuit that synthesizes the received data of the paths demodulated by the fingers.例文帳に追加

マルチパスの受信データを復調する複数のフィンガーと、この複数のフィンガーにより復調された各パスの受信データを合成するデータ合成回路とを備えている。 - 特許庁

The reception apparatus 2 uses a clock reproducing circuit 7 to reproduce a clock from the transmission data received through the main data transmission path 5 and fetches the main data.例文帳に追加

受信装置２では、主データ伝送路５を通して受信した送信データから、クロック再生回路７を用いてクロックの再生を行い、主データの取り込みを行う。 - 特許庁

The data synthesis circuit accumulates and synthesizes the same reception data of each path every time any of the fingers demodulates the received data.例文帳に追加

データ合成回路は、複数のフィンガーの内のいずれかのフィンガーにより受信データが復調される毎に、各パスの同一受信データ毎に累積加算して合成する。 - 特許庁

This semiconductor integrated circuit includes: a first clock domain; a second clock domain operated in the same frequency as the first clock domain, and connected to the first clock domain through a data path; and a path interruption circuit for switching conduction to/from interruption of data transfer through the data path.例文帳に追加

本発明にかかる半導体集積回路は、第１のクロックドメインと、前記第１のクロックドメインと同一の周波数で動作し、前記第１のクロックドメインとデータパスによって接続される第２のクロックドメインと、前記データパスにおけるデータ転送の導通及び遮断を切り替えるパス遮断回路とを備える。 - 特許庁

Before the data line supplies the data signal to each pixel circuit, the data line connecting switch is turned on, and the current path control portion interrupts a current path from the power line to the one end of the memory included in the pixel circuit.例文帳に追加

前記データ線が前記各画素回路にデータ信号を供給する前にデータ線接続スイッチがオンされるとともに、前記電流経路制御部は前記電源線から該画素回路に含まれる前記記憶容量の前記一端への電流経路を遮断する。 - 特許庁

A light receiving circuit 3 receives the data signal S200 of the optical signal through a light transmitting path 2, and converts it into an electric signal, and restores the data signal by a latch circuit 60.例文帳に追加

光受信回路３は、光伝送路２を介して光信号のデータ信号Ｓ２００を受信して電気信号に変換しラッチ回路６０によりデータ信号を復元する。 - 特許庁

Scan result data output from the scan path are compared with the scan output expected value data read out of an other RAM by a comparison circuit 6 inside the semiconductor integrated circuit 1.例文帳に追加

そして、スキャンパスから出力されるスキャン結果データと、他方のＲＡＭから読み出したスキャン出力期待値データとを半導体集積回路１の内部の比較回路６で比較する。 - 特許庁

A defective pixel correction circuit 3 uses two pieces of pixel data, the two pieces of pixel data being just close to defective pixel data, via the same output path as the defective pixel data to correct the defective pixel data.例文帳に追加

欠陥画素補正回路３は、その欠陥画素データに直近の２つの画素データであって、その欠陥画素データと同じ出力経路を経由した２つの画素データを用いて、欠陥画素データを補正する。 - 特許庁

An interleave circuit for performing data diffusion processing is set in an output portion of the scan chain set as a path used for testing an integrated circuit such as an LSI.例文帳に追加

ＬＳＩなどの集積回路のテスト用パスとして設定されたスキャンチェインの出力部にデータ拡散処理を行うインターリーブ回路を設定した。 - 特許庁

The binding part generates a data path circuit in which a hardware element is allocated to a CDFG whose scheduling has been performed by the scheduling part.例文帳に追加

バインディング部は、スケジューリング部でスケジューリングされたＣＤＦＧにハードウエア素子を割り付けたデータパス回路を生成する。 - 特許庁

This circuit is provided with a data path for executing processing and a controller based on an FSM for controlling the execution timing of processing.例文帳に追加

処理を実行するデータパスと処理の実行タイミングを制御するＦＳＭに基づくコントローラとを具備した回路である。 - 特許庁

A second circuit group includes a plurality of scan flip-flops (F11, F13 and F15) belonging to a second clock domain, and includes a second data path (101) which affects the first data path (102) with crosstalk.例文帳に追加

第２回路群は、第２のクロックドメインに属する複数のスキャンフリップフロップ（Ｆ１１、Ｆ１３、Ｆ１５）を備え、第１データパス（１０２）に対してクロストークにより影響を与える第２データパス（１０１）を含む。 - 特許庁

On a path 6B of video stream data, the video stream data is inputted to a programmable pixel shader 8 provided on a path 5B of graphics data through a path 9 which constitutes a combined circuit with the pixel shader and processed as prescribed on the path 6B of the video stream data after pixel level effect is applied and outputted to a liquid crystal display 3 as data for display of an RGB coloring system.例文帳に追加

ビデオストリームデータのパス６Ｂ上に於いて、ビデオストリームデータは、ピクセルシェーダー併用回路を構成するパス９を介してグラフィックスデータのパス５Ｂ上に設けられたプログラマブル・ピクセルシェーダー８に入力され、ピクセル単位で効果がかけられた後、さらにビデオストリームデータのパス６Ｂ上で所定の処理が施され、ＲＧＢ発色方式の表示用データとして液晶ディスプレイ３に出力される。 - 特許庁

A semiconductor integrated circuit including a scan path circuit includes an encryption data storage unit that stores a secret key B created by encrypting a chip ID with use of a secret key A, and an encryption circuit 104 that encrypts output data of the scan path circuit based on the secret key B and outputs the encrypted output data.例文帳に追加

本発明にかかる半導体集積回路は、スキャンパス回路を含む半導体集積回路であって、チップＩＤを秘密鍵Ａを用いて暗号化することにより生成された秘密鍵Ｂを格納する暗号化用データ格納部と、前記秘密鍵Ｂに基づいて前記スキャンパス回路の出力データを暗号化し、出力する暗号化回路と、を備える。 - 特許庁

To provide a system for extracting a common data flow determining automatically a function of a data path circuit to be prepared taking a plurality of applications into consideration.例文帳に追加

複数アプリケーションを考慮した用意すべきデータパス回路の機能を自動的に決定することのできる共通データフロー抽出システムを得る。 - 特許庁

Accordingly, the propagation path of carries can be shortened even if a data length of arithmetic data is lengthened, and the operation clock frequency in the encryption circuit can be increased.例文帳に追加

したがって、演算データのデータ長が長くなってもキャリーの伝播経路を短くでき、暗号回路の動作クロック周波数を高くすることが可能となる。 - 特許庁

The image display device includes a plurality of pixel circuits, a power line, the data line supplying a data signal to each pixel circuit, and a current path control portion.例文帳に追加

画像表示装置は、複数の画素回路と、電源線と、データ信号を前記各画素回路に供給するデータ線と、電流経路制御部と、を含む。 - 特許庁

And a sensor output path and a data I/O path are made to serve a double purpose within an integrated circuit and a terminal number is reduced by giving a means changed with a switch.例文帳に追加

また、集積回路内でセンサ出力経路とデータ入出力経路を兼用し、スイッチで切り替える手段を持たせることにより端子数を減らした。 - 特許庁

In the signal evaluating device in which a data group is decoded using a maximum likelihood decoding, a path in which distance between two paths becomes a minimum value is selected by a path selecting circuit 10.例文帳に追加

最尤復号を用いてデータ系列を復号する信号評価装置において、２つのパス間の距離が最小値となるパスをパス選択回路１０により選択する。 - 特許庁

A fast clock generating circuit, which generates fast clock signal of half a cycle of clock signal during normal operation and a fast data generation circuit, which generates fast scan data of half a cycle of scan data used for a scan path test are provided, and a scan path test is carried out by fast clock signal generated by a fast clock generation circuit and fast scan data generated in the fast data generation circuit.例文帳に追加

通常動作時のクロック信号の半分の周期の高速クロック信号を生成する高速クロック生成回路と、スキャンパステストに使用するスキャンデータの半分の周期の高速スキャンデータを生成する高速データ生成回路とを設け、高速クロック生成回路で生成した高速クロック信号および高速データ生成回路で生成した高速スキャンデータによってスキャンパステストを行うように構成したものである。 - 特許庁

An active condition extracting processing part 51 extracts condition information for activating each transfer path in a circuit based on circuit information being information on the circuit generated by operation synthesis, data flow information showing the flow of data on the circuit and assigning information of a function element constituting the circuit.例文帳に追加

アクティブ条件抽出処理部５１は、動作合成により生成された回路に関する情報である回路情報、回路上のデータの流れを示すデータフロー情報、回路を構成する機能素子の割り当て情報、を基に回路中の各転送路がアクティブになる条件情報を抽出する。 - 特許庁

An encryption/decryption arithmetic section includes an encryption/decryption arithmetic circuit and a circuit path for bypassing the encryption/decryption arithmetic circuit so that whether the encryption/decryption arithmetic circuit encrypts or decrypts received data or the input data are outputted as they are by bypassing the encryption/decryption arithmetic circuit is selected.例文帳に追加

暗号・復号演算部に、暗号・復号演算回路とそれを回避する回避経路とを含ませ、入力されたデータを、暗号・復号演算回路において暗号化または復号化させるか、暗号・復号演算回路を迂回してそのまま出力させるか選択可能とする。 - 特許庁

The modulation parameter selection circuit 2 selects the modulation parameter on the basis of the data length to be transmitted and a propagation path estimated result.例文帳に追加

変調パラメータ選択回路２は、送信するデータ長と伝搬路推定結果とに基づいて変調パラメータを選択する。 - 特許庁

To provide a semiconductor integrated circuit which is prevented from malfunctioning due to the delay of a data signal on a critical path.例文帳に追加

クリティカルパス上でのデータ信号の遅延による誤動作を防ぐことができる半導体集積回路を得ることが目的である。 - 特許庁

To provide a data transfer circuit by which packet transfer with high throughput is performed by efficiently using a transfer path between processors.例文帳に追加

処理装置間の伝送路を効率良く使用してスループットの高いパケット転送ができるデータ転送回路を提供できる。 - 特許庁

A semiconductor memory device 1 includes first and second memories 2, 20, a data path between the first and second memories 2, 20, a register 51 for storing first data transferred in a first direction on the data path, and a comparison circuit 50 for comparing second data transferred in a second direction on the data path with the first data stored in the register 51 to detect a failure spot.例文帳に追加

半導体記憶装置１は、第１及び第２のメモリ２，２０と、第１及び第２のメモリ２，２０間のデータパスと、データパスを第１の方向に転送される第１のデータを格納するレジスタ５１と、データパスを第２の方向に転送される第２のデータと、レジスタ５１に格納された第１のデータとを比較することで、故障箇所を検知する比較回路５０とを含む。 - 特許庁

A first task part 53 performs a command analysis/raster control processing with regard to recording data transmitted to a printer to be printed with a recording head, and a data uncompressing/path decomposing circuit 42 performs data uncompressing/path decomposing processing in parallel with it.例文帳に追加

記録ヘッドで印字を行うためにプリンタに与えられた記録データについて第一タスク部５３がコマンド解析・ラスタ管理処理を行い、これと並列処理でデータ解凍・パス分解回路４２が記録データの解凍・パス分解処理を行う。 - 特許庁

Consequently, a data output terminal having a delay circuit 14 is connected with the timing error path and a data output terminal not having the circuit can be connected to the path A.例文帳に追加

ＦＦ回路５を修正用ＦＦ回路５ａに置き換えることによって、遅延回路１４を有するデータ出力端子ＱＤをタイミングエラーパスに接続し、遅延回路を有さないデータ出力端子ＱはＦＦ回路５，９間の最大遅延パスＡに接続することが可能となる。 - 特許庁

To provide an arithmetic circuit for correcting the MAX-log-MAP algorithm on the basis of the Log-MAP algorithm wherein the circuit scale is decreased so as to reduce a data path delay.例文帳に追加

Ｌｏｇ−ＭＡＰアルゴリズムに基づきＭＡＸ−Ｌｏｇ−ＭＡＰを補正する演算回路において、その回路規模を縮小し、データパス遅延を減少させること。 - 特許庁

To provide a parallel-serial conversion circuit capable of transmitting serial data without the need for a transmission path for a bit delimiter signal with low power consumption while preventing the circuit scale from being increased.例文帳に追加

回路規模の増大を防ぎ、低消費電力で、ビット区切り信号の伝送経路を設けずにシリアルデータを伝送可能なパラレル・シリアル変換回路を提供する。 - 特許庁

On the basis of output data from the color adjustment circuit 240, a color information measuring circuit 241 of the master unit 2 measures color information that varies with the length of the transmission path L, and digitizes the measured color information.例文帳に追加

また、色情報測定回路２４１は、色調整回路の出力データをもとに伝送路の長さに応じて変動する色情報を測定して数値化する。 - 特許庁

The data storage circuit includes an output energized circuit 32 which gives at least one condition path coupled with the node and couples the intermediate voltage with the node.例文帳に追加

データ記憶回路は又、節点に結合された少なくとも１個の条件路を与えかつ節点に中間電圧を結合する出力付勢回路（３２）を含む。 - 特許庁

A path setting circuit (122) changing over a data transfer path according to the effective transfer data bit width is provided between a data bus (96) and an orthogonal memory cell array (110), and a writing area is set by read/write circuits (113a-113d) according to the bit width of the data transferred through the bus.例文帳に追加

データバス（９６）を直交メモリセルアレイ（１１０）の間に、有効転送データビット幅に応じてデータ転送経路を切換える経路設定回路（１２２）を設け、バスを転送されるデータのビット幅に応じて書込領域をリード／ライト回路（１１３ａ−１１３ｄ）により設定する。 - 特許庁