「double data rate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

DATA ALIGNMENT SYSTEM, AND METHOD FOR DOUBLE DATA RATE INPUT DATA STREAM例文帳に追加

ダブルデータ速度入力データストリーム用のデータアライメントシステムおよび方法 - 特許庁

Like Double Data Rate SDRAM, SLDRAM can operate at twice the system clock rate. 例文帳に追加

倍データレートSDRAM同様, SLDRAMもシステム・クロックの２倍のレートで動作できる. - コンピューター用語辞典

DATA ALIGNMENT SYSTEM AND METHOD FOR DOUBLE DATA RATE INPUT DATA STREAM例文帳に追加

ダブル・データ・レートの入力データ・ストリームのためのデータ・アライメントのシステムおよび方法 - 特許庁

To provide a method and circuit for sampling data in a DDR (double data rate) system memory.例文帳に追加

DDR方式メモリのデータサンプリング方法及びその回路を提供する。 - 特許庁

SUPPRESSING POWER SUPPLY NOISE USING DATA SCRAMBLING IN DDR DOUBLE DATA RATE MEMORY SYSTEM例文帳に追加

ＤＤＲメモリーシステムにおいてデータの攪拌を用いる電源雑音の低減 - 特許庁

DATA ALIGNING/DE-SKEW SYSTEM AND METHOD FOR DOUBLE DATA RATE INPUT DATA STREAM例文帳に追加

ダブル・データ・レート入力データ・ストリームのためのデータ・アライニングおよびデスキューのシステムおよび方法 - 特許庁

ELECTRONIC APPARATUS AND DOUBLE DATA RATE SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY例文帳に追加

電子装置及びダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ - 特許庁

METHOD FOR OUTPUTTING DATA FROM DOUBLE DATA RATE DYNAMIC RANDOM ACCESS MEMORY, AND METHOD FOR PROVIDING DATA STROBE SIGNAL例文帳に追加

ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法 - 特許庁

Single data rate mode signals CL1, BL1 are activated, and a double data rate synchronous DRAM integrated circuit device is operated with a single data rate mode.例文帳に追加

シングルデータレートモード信号ＣＬ１、ＢＬ１を活性化してダブルデータレート同期式ＤＲＡＭ集積回路装置をシングルデータレートモードで動作させる。 - 特許庁

To easily select an optional part from waveform data of a data strobe signal (DQS) of DDR (Double Data Rate) memory.例文帳に追加

ＤＤＲメモリのＤＱＳの波形データ中から任意の部分を容易に選択できるようにする。 - 特許庁

DATA ALIGNMENT, AND DE-SKEW SYSTEM AND METHOD FOR DOUBLE DATA RATE INPUT DATA STREAM例文帳に追加

ダブル・データ・レートの入力データ・ストリームのためのデータのアライメントおよびスキュー除去のシステムならびに方法 - 特許庁

Therefore, the test result can be output from a terminal which outputs data with double data rate during normal operation decreasing the data rate.例文帳に追加

したがって、通常時にダブルデータレートでデータを出力する端子からテスト結果をデータレートを落として出力することができる。 - 特許庁

To provide the data output circuit of a double data rate synchronous semiconductor device.例文帳に追加

二重データ率同期式半導体装置のデータ出力回路及びその方法を提供する。 - 特許庁

To generate and encode the difference data of a frame rate which is double the expected frame rate of transmission.例文帳に追加

伝送すべきフレームレートの２倍のフレームレートの差分データを生成し、符号化することができるようにする。 - 特許庁

SELF-TERMINATION SCEME IN DOUBLE DATA RATE SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY DEVICE例文帳に追加

二重データレート同期式ダイナミックランダムアクセスメモリデバイスにおける自動終端方式 - 特許庁

By attaining a register about mode reset by a nonvolatile ferroelectric capacitor, the same function as SDR (signal Data Rate), SDRAM (Synchronous Dynamic Random Access Memory), or DDR (Double Data Rate) can be attained at the time of applying it to the nonvolatile capacitor memory.例文帳に追加

このような本発明は、モードリセットに関するレジスタを不揮発性強誘電体キャパシタで具現することにより、不揮発性キャパシタメモリに適用時ＳＤＲ（Single Data Rate）ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）又はＤＤＲ（Double Data Rate）ＳＤＲＡＭと同一の機能を具現することができるようにする。 - 特許庁

To provide a device to synchronize the output data and the data strobe signals of a double data rate (DDR) DRAM.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭ用の出力データ及びデータストローブ信号を同期化させるための装置を提供する。 - 特許庁

To provide a method for synchronizing output data of a double data rate (DDR) DRAM and a data strobe signal.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭの出力データ及びデータストローブ信号を同期化させるための方法を提供する。 - 特許庁

To easily realize a synchronous semiconductor memory operating in operation modes of a single data rate and a double data rate while using a common chip.例文帳に追加

共通のチップを用いてシングルデータレートおよびダブルデータレートの動作モードで動作する同期型半導体記憶装置を容易に実現する。 - 特許庁

Two double data rate DRAMs are used in order to double band width in accordance with the throughput of increased data.例文帳に追加

本発明の一つの局面では、増加したデータのスループットに対して帯域幅を２倍にするために２つのブル・データ・レートＤＲＡＭを使用する。 - 特許庁

To provide a synchronous semiconductor storage of double data rate where a margin for receiving and sending data from and to the outside is improved.例文帳に追加

外部とのデータの授受のマージンが改善されたダブルデータレートの同期型半導体記憶装置を提供する。 - 特許庁

To provide a microcomputer for accessing a double-data-rate (DDR) synchronous DRAM at high speed.例文帳に追加

ダブルデータレート（ＤＤＲ）方式のシンクロナスＤＲＡＭを高速アクセス可能なマイクロコンピュータを提供する。 - 特許庁

To provide a microcomputer capable of rapidly accessing a double data rate (DDR) style synchronous DRAM.例文帳に追加

ダブルデータレート（ＤＤＲ）方式のシンクロナスＤＲＡＭを高速アクセス可能なマイクロコンピュータを提供する。 - 特許庁

In a data bus of a double data rate, a cluster of data in read operation of one time is made half of conventional one, and data bus efficiency is improved.例文帳に追加

ダブルデータレートのデータバスにおいて、１回の読出動作におけるデータの塊（グラニュアリティ）が従来の半分となり、データバス効率が向上する。 - 特許庁

To provide a double data rate synchronous DRAM integrated circuit device which can be tested by a low speed test device.例文帳に追加

低速テスト装置でテストできるダブルデータレート同期式ＤＲＡＭ集積回路装置を提供すること。 - 特許庁

To provide a microcomputer, which accesses a synchronous DRAM having a double data rate(DDR) scheme at a high speed.例文帳に追加

ダブルデータレート（ＤＤＲ）方式のシンクロナスＤＲＡＭを高速アクセス可能なマイクロコンピュータを提供する。 - 特許庁

To make both high performance and low power consumption compatible with each other by using a DDR (Double-Data-Rate) type memory element.例文帳に追加

ＤＤＲタイプのメモリ素子を使用して、高いパフォーマンスと低消費電力化を両立する。 - 特許庁

The data output circuit of a DDR (double data rate) synchronous semiconductor device is provided with a first pipeline stage, a second pipeline stage, a multiplexing means, and an output data buffer.例文帳に追加

第１パイプライン段、第２パイプライン段、マルチプレクシング手段及び出力データバッファを備えるＤＤＲ同期式半導体装置のデータ出力回路。 - 特許庁

To reduce logic scale for generating a burst address and preventing malfunction in a memory provided with a rate-write function and having a DDR(Double Data Rate) mode.例文帳に追加

レイトライト機能を備えＤＤＲモードを有するメモリにおけるバーストアドレスの生成や誤動作防止のための論理規模を縮小する。 - 特許庁

To provide a power supply voltage generation circuit suitable for a double data rate(DDR) type DRAM (DDR-DRAM).例文帳に追加

ダブル・データ・レート（ＤＤＲ）型のＤＲＡＭ（ＤＤＲ−ＤＲＡＭ）に好適な電源電圧発生回路を提供する。 - 特許庁

To avoid the competition of DDR (Double Data Rate) commands between a plurality of DDR command columns by a simple circuit configuration.例文帳に追加

単純な回路構成によって複数のDDRコマンド列間におけるDDRコマンド同士が競合するのを回避する。 - 特許庁

DDR SDRAM (double data rate SDRAM) is synchronous dynamic RAM that can theoretically improve memory clock speed to at least 200 MHz. 例文帳に追加

DDR SDRAM（倍データレートSDRAM）は同期式動的RAMであり、メモリのクロック速度を理論的には少なくとも200 MHzまで改良できる。 - コンピューター用語辞典

The DDR (double data rate) memory system is provided with a function for controlling ODT (on die termination) for each chip select, and is further provided with a memory controller, a first data bus and a second data bus connected to the memory controller, a first chip select connected to the first data bus, and a second chip select connected to the first data bus and the second data bus.例文帳に追加

チップセレクトごとにＯＤＴ（On Die Termination）を制御する機能を備えたＤＤＲ（Double Data Rate）メモリシステムであって、メモリコントローラと、メモリコントローラに接続された、第１のデータバス及び第２のデータバスと、第１のデータバスに接続された第１のチップセレクトと、第１データバス及び前記第２のデータバスに接続された第２のチップセレクトと、を備えている。 - 特許庁

This semiconductor memory is provided with a write amplifier controlling part 14 and an I/O data buffer/register 22 corresponding to the both data transfer systems of a DDR(double data rate) system and an SDR system as data transferring means.例文帳に追加

ＤＤＲ方式とＳＤＲ方式の双方のデータ転送方式に対応したライトアンプ制御部１４とＩ／Ｏデータバッファ／レジスタ２２とをデータ転送手段として有する。 - 特許庁

To provide a double data rate(DDR) memory in which a normal memory tester can be used at the time of a test and circuit constitution of a data input circuit is easy.例文帳に追加

テスト時に通常のメモリテスタを使用できるデータ入力回路の回路構成が容易なダブルデータレート（ＤＤＲ）メモリを提供する。 - 特許庁

To provide a glitch-less output during input transitions, in a double data rate serial encoder for an MDDI.例文帳に追加

ＭＤＤＩ用の２倍データレートのシリアル符号器に於いて入力遷移の期間にグリッチのない出力を提供する。 - 特許庁

The semiconductor device is provided with a plurality of SRAM chips 1 of a DDR(double data rate) specification, a bank control circuit 3 and a CQ control circuit 4.例文帳に追加

本発明は、ＤＤＲ仕様の複数のSRAMチップ１と、バンク制御回路３と、ＣＱ制御回路４とを備える。 - 特許庁

Thereby, data of double data rate can be received based on only either of a rise edge or a fall edge of the external data taking-in signal DQS.例文帳に追加

このようにすれば外部データ取込信号ＤＱＳの立上がりエッジまたは立下がりエッジのいずれか一方のみに基づいてダブルデータレートのデータ受信が可能となる。 - 特許庁

To secure a latch margin at the time of converting input data which are fetched by the control of a data strobe signal into a clock signal control in a DDR(double data rate)-SDRAM(synchronous dynamic RAM).例文帳に追加

ＤＤＲ−ＳＤＲＡＭにおいて、データストローブ信号の制御で取り込んだ入力データをクロック信号制御に変換する際のラッチマージンを確保する。 - 特許庁

An IPM 6 transmits process data of 4 byte double-precision data W (0-999999) and 2 byte single-precision data N of multiplication rate (1-1000) to a PLC 4.例文帳に追加

ＩＰＭ６はプロセスデータを０〜９９９９９９の４バイト倍精度データＷと、乗率（１〜１０００）の２バイト単精度データＮをＰＬＣ４に伝送する。 - 特許庁

The semiconductor device 200 consists of an SDR (single data rate) data generation part for generating SDR data from received DDR (double data rate) data and a clock, a delayer 220 for giving a variable quantity of delay to the DDR data or the clock, and a delay adjustment part 260 for controlling the delay quantity of the delayer.例文帳に追加

受信したＤＤＲデータとクロックとからＳＤＲデータを生成するＳＤＲデータ生成部と、ＤＤＲデータまたはクロックに可変量の遅延を与えるディレイヤ２２０と、ディレイヤの遅延量を制御するディレイ調整部２６０とからなる半導体装置２００により達成できる。 - 特許庁

A comparator and a variable delay circuit are provided to keep tracking between data and echo-clock in a double data rate(DDR) RAM element.例文帳に追加

ダブル・データ・レート（ＤＤＲ）ＲＡＭ素子におけるデータとエコー・クロックとの間の追跡を維持するために、比較器及び可変遅延回路が提供される。 - 特許庁

A double speed converting part of the liquid crystal display device outputs first image data with a frame rate of 50 Hz as second image data with a frame rate of 120 Hz, and performs pseudo impulse drive by light/darkness switching.例文帳に追加

液晶表示装置の倍速変換部は、フレームレートが５０ヘルツの第１画像データをフレームレートが１２０ヘルツの第２画像データとして出力し、明暗切替による擬似インパルス駆動を行う。 - 特許庁

Since this global data line is a double-data rate(DDR) or a single end, physical interval of the lines is increased, and its capacity and power request is reduced.例文帳に追加

このグローバルデータ線はダブルデータレート（ＤＤＲ）かつシングルエンドであるため、この線どうしの物理的な間隔が増し、それにより容量および電力要求が減じられる。 - 特許庁

When it is discriminated that the quantity of the encoded data whose compression is nearly a half exceeds the storage capacity of the memory 112, the shift amount by the bit shifters 106, 107 is doubled to double the compression rate and the encoded data at the double compression rate stored in the memory 110 are transferred to the memory 112, in which the data are stored.例文帳に追加

圧縮率がほぼ半分の符号化データの量がメモリ１１２の記憶容量を越えると判定すると、ビットシフト器１０６，１０７のシフト量を倍にして圧縮率を倍にするとともに、メモリ１１０に記憶されている倍の圧縮率の符号化データをメモリ１１２に転送して記憶させる。 - 特許庁