「gate leakage current」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

When the imperfect insulation region of a gate exists, a leakage current flows through the split gate electrode 30a of the block 22, where an imperfect insulation region exists in a gate insulation evaluation test, the thin film resistor 33 is blown out, and only the defective block 22 is isolated electrically.例文帳に追加

ゲートの絶縁不良箇所が存在すると、ゲート絶縁性評価テストにおいて、その不良箇所があるブロック２２の分割ゲート電極３０ａに薄膜抵抗体３３を介してリーク電流が流れるので、そのリーク電流によって薄膜抵抗体３３が溶断し不良ブロック２２だけが電気的に切り離される。 - 特許庁

To provide a nonvolatile semiconductor memory device, which can prevent malfunction caused by a leakage current and variations in characteristics and in manufacturing to reduce operating voltage by increasing a coupling capacity between a floating gate and a control gate, and a method of manufacturing the memory device.例文帳に追加

リーク電流による誤動作、特性のばらつき及び製造のばらつきを防止しながらフローティングゲートとコントロールゲートとの間の結合容量を増大させて動作電圧を下げることができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a structure of a semiconductor device and a method therefor capable of suppressing the abnormal growth of polysilicon and a gate leakage current, with respect to the semiconductor device and its manufacturing method comprising a MIS transistor having a gate insulating film including a high dielectric constant film.例文帳に追加

高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

To provide a structure of a semiconductor device and its manufacturing method capable of suppressing the abnormal growth of polysilicon and a gate leakage current, with respect to the semiconductor device and its manufacturing method comprising a MIS transistor having a gate insulating film including a high dielectric constant film.例文帳に追加

高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

Thus, the gate potential of the driving transistor drops to thereby surely put the driving transistor in the non-conducting state, so that when the gate electrode of the driving transistor is electrically separated from a signal line to enter the floating state, current leakage of the driving transistor can be restrained.例文帳に追加

これにより、駆動トランジスタのゲート電位が下がることによって当該駆動トランジスタが確実に非導通状態となるために、駆動トランジスタのゲート電極が信号線から電気的に切り離され、フローティング状態になったときに、駆動トランジスタの電流リークの発生を抑えることができる。 - 特許庁

To provide a semiconductor device which is reduced in the degradation of a circuit operation speed by suppressing short-channel effect, reducing current leakage between the gate and the drain, and reducing the parasitic capacitance due to gate overlap, in a semiconductor device which includes an NMOS transistor and a PMOS transistor.例文帳に追加

ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有する半導体装置において、ショートチャネル効果を抑制するとともに、ゲート−ドレイン間での電流リークを低減し、また、ゲートオーバーラップに起因する寄生容量を低減して、回路動作速度の低下を低減した半導体装置を提供する。 - 特許庁

To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.例文帳に追加

段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁

Minimizing the film thickness of the thin film SOI layer 130 minimizes the leakage current, and a channel formed in the thin film SOI layer 130 under the gate 150a is completely covered by the gate 150a and the conductive film 150b to improve operating characteristics.例文帳に追加

薄膜ＳＯＩ層１３０の膜厚を最小化させて漏れ電流が最小化し、かつ、ゲート１５０ａの下の薄膜ＳＯＩ層１３０内に形成されるチャンネルがゲート１５０ａ及び導電膜１５０ｂにより完全に覆われた構造であるため、動作特性が改善される。 - 特許庁

To provide a display device capable of suppressing capacity increase while suppressing generation of a light leakage current when a plurality of TFTs having gate electrode films on a light source side are provided in series.例文帳に追加

光源側にゲート電極膜を有するＴＦＴを複数個直列に設ける場合、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供することにある。 - 特許庁

As a result of this, the gate voltage of Q1 is discharged until it reaches the Vgs, and leakage current becomes large, whereas the voltage VCE2 is raised; and the voltage VCE1 is lowered, whereby the voltages of both the elements are balanced.例文帳に追加

これにより、Ｑ１のゲート電圧がＶｇｓまで放電され漏電電流が大きくなる結果、電圧ＶＣＥ１は減少する一方で電圧ＶＣＥ２は上昇し、両素子の電圧がバランスするようになる。 - 特許庁

To provide a highly reliable semiconductor device wherein a gate insulating film for which EOT is small and the increase of interface level density is suppressed is provided and a leakage current is suppressed even when miniaturized, and to provide a method of manufacturing the same.例文帳に追加

ＥＯＴが小さく、界面準位密度の増加が抑制されたゲート絶縁膜を備え、微細化されてもリーク電流が抑制され、信頼性の高い半導体装置及びその製造方法を提供する。 - 特許庁

By giving a higher back gate bias potential of the output MOS transistor under the high temperature condition by a voltage selecting circuit 121, the leakage current is suppressed under the high temperature condition regarding the output MOS transistor.例文帳に追加

電圧選択回路１２１により出力ＭＯＳトランジスタのバックゲートバイアス電位を高温条件下でより高く与えることにより、出力ＭＯＳトランジスタに関する高温条件下でのリーク電流を抑える。 - 特許庁

To provide a semiconductor device wherein a leakage current between source and drain electrodes is suppressed low under the gate-off condition while obtaining the characteristics of a normally-off type semiconductor device and the concentration of a two-dimensional carrier gas and its mobility can be enhanced.例文帳に追加

ゲートオフ時におけるソース・ドレイン電極間のリーク電流を低く抑制しつつノーマリーオフ型の特性を得ると共に、２次元キャリアガスの濃度とその移動度を高めることのできる半導体装置を提供する。 - 特許庁

To provide a semiconductor device which improves the dielectric breakdown properties or interface-state generation of the gate insulating film, stress-induced leakage current properties, and NBT degradation; and to provide a method for manufacturing the semiconductor.例文帳に追加

本発明は、ゲート絶縁膜の絶縁破壊特性や界面準位生成、ストレス誘起リーク電流特性、ＮＢＴ劣化を改善することのできる半導体装置とその製造方法を提供することにある。 - 特許庁

To suppress a formation of a silicon oxide in an interface between a titanium oxide and a silicon substrate and to suppress an increase in a leakage current in a semiconductor device having MOS transistors each having a titanium oxide gate insulating film.例文帳に追加

酸化チタンゲート絶縁膜を有するMOSトランジスタが形成された半導体装置において、酸化チタンとシリコン基板との界面における酸化シリコンの形成を抑制し、かつリーク電流の増加を抑制する。 - 特許庁

To provide a method for manufacturing a semiconductor device having no current leakage and high reliability by preventing a crystal defect from occurring in a semiconductor substrate while preventing electrons from being volatilized from a sidewall of a floating gate electrode.例文帳に追加

フローティングゲート電極の側壁からの電子の揮発を防止しつつ、半導体基板中の結晶欠陥を防止して、電流リークがなく、信頼性の高い半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which is capable of realizing a stable drain current and a sufficient gate leakage current reduction effect using a gate insulating film that is below 10 nm in thickness and enables a high gain to be realized in a GaN HFET, and capable of using a high-quality insulating film which is high in general-purpose properties and easily manufactured.例文帳に追加

GaＮ系ＨＦＥＴにおいて、高利得が得られる１０ｎｍ未満の膜厚のゲート絶縁膜を用いて、安定なドレイン電流と、十分なゲートリーク電流低減効果とを実現することができ、しかも、高品質絶縁膜の作製が容易である、汎用性の高い絶縁膜を用いることができる半導体装置を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor element to which a gate dielectric film is applied, capable of increase the dielectric constant of the gate dielectric film applied to a high speed and high density logic element using a high dielectric material as the gate dielectric film and an very-high integrated element of 1G DRAM or larger and capable to improving leakage current characteristics.例文帳に追加

高誘電体物質をゲート誘電体膜として使用する高速高密度論理素子及び１Ｇ ＤＲＡＭ級以上の超高集積素子に適用するゲート誘電体膜の誘電率を高めると共に漏洩電流特性を改善することのできる、ゲート誘電体膜が適用される半導体素子の製造方法を提供すること。 - 特許庁

To provide a transistor and its manufacturing method which prevents a leakage current of the source/drain in the LOCOS or shallow trench isolation(STI) process, improves the refresh characteristics of DRAM to avoid damaging a gate oxide film, and reduces the reverse narrow width effect, junction L/C and GOI to improve the characteristics of the transistor, thereby improving the characteristics and the yield of the element.例文帳に追加

ロコス（LOCOS）工程やエス・ティー・アイ（Shallow Trench Isolation：STI）工程時にソース／ドレインの漏洩電流（leakage current）発生を防ぎ、DRAMのリフレッシュ（Refresh）特性を向上させてゲート酸化膜の損傷を防ぎ、逆狭小幅効果（reverse narrow width effect）、接合Ｌ／Ｃ及びGOIを減少させてトランジスタの特性を向上させるため、素子の特性及び収率を向上させることが可能な、トランジスタ及びその製造方法を提供する。 - 特許庁

Furthermore, a p-type stopper layer 64, whose conductivity type is reverse to that of an epitaxial layer 62, is diffused into the surface of the epitaxial layer 62 near a gap between the tips of the gate extension parts 67a of transistors 10 and 20, to shut off a leakage current nearly completely.例文帳に追加

さらに、両トランジスタ１０と２０のゲート延在部６７ａの先端間の隙間付近のエピタキシャル層６２の表面にストッパ層６４をそれとは逆のｐ型で拡散して漏れ電流をほぼ完全に遮断する。 - 特許庁

To provide a flash memory device capable of preventing a shallow erase phenomenon of an unselected memory cell block due to leakage current of pass gate by supplying a positive bias voltage to a global word line at the time of erasing operation.例文帳に追加

消去動作の際にグローバルワードラインにポジティブのバイアス電圧を供給することにより、パスゲートの漏れ電流による選択されていないメモリセルブロックのシャローイレーズ現象を防止することが可能なフラッシュメモリ装置を提供する。 - 特許庁

To provide a semiconductor device for suppressing a leakage current, even when a negative voltage is applied to a gate pad formed on a semi-insulating substrate and a positive voltage is applied to a back electrode formed on the backside of the semi-insulating substrate.例文帳に追加

半絶縁性基板に形成されたゲートパッドにマイナスの電圧が印加され、半絶縁性基板の裏面に形成された裏面電極にプラスの電圧が印加されても、リーク電流を抑制できる半導体装置を提供する。 - 特許庁

In order to reduce the leakage current, the step discontinuities are back-filled with an insulating material such as silicon nitride (SiN), forming a flat surface relative to the source and drain regions, to enable the gate metal to be formed flat.例文帳に追加

リーク電流を低減するために、ステップ状不連続部は窒化ケイ素（ＳｉＮ）などの絶縁材料で埋め戻され、ソース及びドレイン領域に関して平坦な表面が形成され、ゲート金属を平坦に形成することを可能にする。 - 特許庁

To provide a semiconductor device which can be made very small without lowering driving force of a transistor and prevent junction leakage current increase between a gate electrode and a source electrode in a dynamic threshold performance transistor (DTMOS).例文帳に追加

動的閾値動作トランジスタ（ＤＴＭＯＳ）において、トランジスタの駆動力を低下させることなく微細化させると共に、ゲート電極とソース電極との間の接合リーク電流増大を防止できる半導体装置を提供する。 - 特許庁

Thus, reduction in CET characteristic and current leakage caused by a chemical reaction between the gate oxide film and the metal layers of the semiconductor device are prevented, and thereby an insulating characteristic of the semiconductor device can be improved.例文帳に追加

これにより、半導体素子のゲート酸化膜と金属層間の化学的な反応により発生するＣＥＴ特性の低下および電流の漏れなどを防止することで半導体素子の絶縁特性を向上させることができる。 - 特許庁

By forming an insulation film having a multilayer structure wherein metal oxides having a high permittivity are laminated, the gate insulation equivalent to a silicon oxide film in terms of a silicon oxide can be formed in a very small thickness of less than 3 nm, while suppressing the leakage current.例文帳に追加

さらに、高誘電率の金属酸化物を積層した多層構造絶縁膜を形成し、酸化珪素に換算した等価的なゲート絶縁膜を、リーク電流を抑制しながら３ｎｍ未満に薄くすることが可能となった。 - 特許庁

The surface of the gate insulating film 120 is thus surface-treated by means of the nitride gas, thereby preventing leakage current from occurring in the active layer A by light and further improving the display quality of the image.例文帳に追加

このように、ゲート絶縁膜１２０の表面を窒化ガスを利用して表面処理することにより、光によって活性層Ａで漏洩電流が発生することを防止して、画像の表示品質をより向上させることができる。 - 特許庁

To provide a semiconductor device which is modified so that a gate electric-field concentration in the end parts of a channel is reduced, reduction in the threshold at the operation of a MOSFET is suppressed, and reduction in a leakage current can be contrived.例文帳に追加

チャネル端部でのゲート電界集中が低減され、ＭＯＳＦＥＴ動作時のしきい値低下が抑えられ、リーク電流の低減を図ることができるように改良された半導体装置を提供することを主要な目的とする。 - 特許庁

The gate voltage of the drive transistor is temporality reduced by applying the second driving voltage, and the drain-source voltage of the sampling transistor is reduced when the signal line has the threshold correction reference voltage, and accordingly, the leakage current is suppressed.例文帳に追加

第２の駆動電圧によって、駆動トランジスタのゲート電圧を一時的に下げ、信号線が閾値補正基準電圧となっているときの、サンプリングトランジスタのドレイン・ソース間電圧を小さくすることで、リーク電流を抑制する。 - 特許庁

To provide a new high-permittivity insulating thin film, which is suitable for the gate insulating film of a MOS device, suitable in permittivity, having high breakdown voltage, and capable of effectively preventing leakage current.例文帳に追加

ＭＯＳデバイスのゲート絶縁膜として好適に用いることのできる、高誘電率であり、かつ高印加電圧耐性であってリーク電流を効果的に防止することのできる、新規な高誘電体絶縁薄膜を提供する。 - 特許庁

To provide a highly reliable non-volatile memory element and a manufacturing method thereof, in which the generation of a leakage current between cells is prevented by suppressing the generation of a void in a device isolation layer when forming a conductive layer for a floating gate.例文帳に追加

フローティングゲート用導電膜の形成時に、素子分離膜内のボイドの生成を抑制することで、セルとセル間の漏れ電流を防止して信頼性の高い不揮発性メモリ素子およびその製造方法を提供する。 - 特許庁

Thus, the thickness of the gate insulating film 8 in the memory cell part is set to be larger than the thickness of the gate insulating film 9 in the peripheral circuit part, so that concentration of a p-type impurity region 4a in the memory cell part is lowered to reduce the junction leakage current.例文帳に追加

このようにメモリセル部内におけるゲート絶縁膜８の厚みを周辺回路部内におけるゲート絶縁膜９の厚みよりも大きく設定することにより、メモリセル部内におけるｐ型不純物領域４ａの濃度を低くすることが可能となり、接合リーク電流を低減することが可能となる。 - 特許庁

The above surge detection/leakage reduction circuit is provided between the gate of the thyristor and the second terminal and is configured in a way that it cuts off the current flowing from the above trigger circuit to the above second terminal during normal operation and sets the trigger voltage to gate the above thyristor together with the above trigger circuit when the surge is applied.例文帳に追加

上記サージ検知／リーク低減回路は、サイリスタのゲートと上記第２の端子間に設けられ、通常動作時には上記トリガ回路から上記第２の端子に流れる電流を遮断し、サージ印加時には上記トリガ回路とともに上記サイリスタを点弧するためのトリガ電圧を設定するように構成されている。 - 特許庁

To provide a method for manufacturing a thin film transistor in which high concentration ion implantation to a drain region is performed while suppressing variability of processes, while a gate insulation film of high quality keeping high reliability and low leakage current of a transistor is provided, in an LDD structure thin film transistor provided with a thick gate insulation film.例文帳に追加

厚いゲート絶縁膜を有するＬＤＤ構造薄膜トランジスタにおいて、トランジスタの高信頼性と低リーク電流を保つ高品質のゲート絶縁膜を有しながら、ソース、ドレイン領域への高濃度イオン注入をプロセスばらつきを抑えながら行う、薄膜トランジスタ製造方法を提供する。 - 特許庁

To disclose a technique of forming a domed gate oxide film to relieve stress, which results from different thermal expansive rates between an oxide film and silicon during a subsequent thermal process and preventing a leakage current between source/drain regions by controlling the thickness of the gate oxide film to improve the refresh characteristics.例文帳に追加

本発明は半導体素子の製造方法に関し、半球形のゲート酸化膜を形成して後続の熱工程時に酸化膜とシリコンの熱膨張率の差によるストレスを緩和させ、ゲート酸化膜の高さ調節を介しソース/ドレイン領域間の漏れ電流を防止し、リフレッシュ特性を向上させる技術を開示する。 - 特許庁

To provide a semiconductor device and its manufacturing method capable of forming the film thickness of a metal silicide film formed in a source drain region to be thick without suffering from an increase of a junction leakage current even in the semiconductor device having a fully silicided gate electrode (full silicide gate electrode), and capable of forming the full silicide gate electrode and the metal silicide film in a one time silicide formation process.例文帳に追加

フルシリサイド化されたゲート電極（フルシリサイドゲート電極）を有する半導体装置であっても、接合リーク電流増大の問題なく、ソースドレイン領域に形成された金属シリサイド膜の膜厚を厚く形成することが可能であり、かつ一回のシリサイド形成工程でフルシリサイドゲート電極及び金属シリサイド膜を形成可能な半導体装置及びその製造方法を提供する。 - 特許庁

This procedure allows an etching rate between contact holes to be uniform since a BPSG thickness from the substrate becomes uniform regardless of the density of gate electrode formation regions, and the contact holes having a reduced fluctuation in contact resistances and leakage current values to be formed.例文帳に追加

その結果、ゲート電極形成領域の疎密にかかわらず、基板からのＢＰＳＧ膜厚が均一となるため、コンタクトホール間のエッチングレートが均一となり、コンタクト抵抗、リーク電流値のばらつきの少ないコンタクトホールを形成することが出来る。 - 特許庁

At this point, projections 4a and 4b are formed on the gate electrodes 2 which extend vertical in the direction of a channel, whereby a leakage current generated by electric changes accumulated in the recesses or the gaps generated on an interlayer insulating film can be restrained.例文帳に追加

このとき、ゲート電極２上であって、チャネル長方向に対して垂直に突起部４ａ，４ｂを形成して、層間絶縁膜９に生じた窪みあるいは空隙に電荷等が蓄積されることにより発生するリーク電流を抑制する。 - 特許庁

In this semiconductor integrated circuit device including a capacitive element formed with an MISFET, a capacitive element C_1 in an analog PLL circuit wherein the leakage current becomes a problem is formed with a p-channel type MISFET using a thick gate oxide film (9B).例文帳に追加

ＭＩＳＦＥＴで構成された容量素子を有する半導体集積回路装置において、リーク電流が問題となるアナログＰＬＬ回路内の容量素子Ｃ_１は、厚いゲート酸化膜（９Ｂ）を使ったｐチャネル型ＭＩＳＦＥＴで構成する。 - 特許庁

An oblique trench 10 is formed in a drain region 7 using a silicon oxide film 6 on a gate electrode 5 as a mask, and the width of the drain region 7 is set to a minimum width with which the contact region can be formed, thereby reducing the drain junction capacity and leakage current.例文帳に追加

ゲート電極５上のシリコン酸化膜６をマスクにドレイン領域７に斜めトレンチ１０を形成して、ドレイン領域７の幅をコンタクト領域を形成できる最小幅にすることで、ドレイン接合容量とリーク電流を減少させる。 - 特許庁

To provide a semiconductor device with high reliability capable of preventing a short circuit and current leakage between a gate electrode layer and a semiconductor layer due to covering failure of an insulating layer, and to provide a method for fabricating such a semiconductor device.例文帳に追加

絶縁層の被覆不良によるゲート電極層と半導体層とのショート及びリーク電流などの不良が防止された信頼性の高い半導体装置、及びそのような半導体装置の作製方法を提供することを目的とする。 - 特許庁

To provide a method for manufacturing an organic thin film transistor for flat panel display through a low cost and convenient process in which the gate voltage can be reduced and the on/off ratio of switching can be enhanced by reducing the leakage current.例文帳に追加

ゲート電圧の低減が行え、リーク電流を低減しスイッチングのＯＮ／ＯＦＦ比を向上させることができると同時に、低コストで簡便なプロセスによりフラットパネルディスプレイ用有機薄膜トランジスタが得られる製造方法を提供することにある。 - 特許庁

To provide an MOS transistor and a forming method therefor, with which a semiconductor wafer can be prevented from damages, when forming a gate spacer, the increase in bond leakage current can be reduced, further, shallow bonding can be formed, and the performance of the transistor can be improved.例文帳に追加

ゲートスペーサ形成時の半導体基板の損傷を防止でき、接合リーク電流の増加を減らすことができ、しかも浅い接合を形成できてトランジスタの性能を向上させうるＭＯＳトランジスタおよびその形成方法を提供する。 - 特許庁

Moreover, the contact area with a gate pad electrode can be gained by further increasing the depth of the N+ type region at the central part of the Zener diode, stable ohmic performance can be obtained, and a protection device of MOSFET capable of reducing the leakage current can be realized.例文帳に追加

さらにツェナーダイオードの中心部のＮ^+型領域を掘り下げることにより、ゲートパッド電極との接触面積を稼いで、安定したオーミック性が得られ、且つリーク電流を低減できるＭＯＳＦＥＴの保護装置を実現できる。 - 特許庁

The surface of an epitaxial layer 60, on which induction charging is likely to occur, is coated with a comparatively thick insulation film 65, and the extension part 67a of a gate 67 is provided on the insulation film 65, so that a potential gradient on the surface is relieved to stop a leakage current from occurring.例文帳に追加

電荷誘導が発生しやすいエピタキシャル層６０の表面を比較的厚い絶縁膜６５で覆い、かつその上にゲート６７の延在部６７ａを設けることにより表面の電位傾度を軽減して漏れ電流の発生を防止する。 - 特許庁