「gate leakage current」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

As the LDD area is formed each at both sides of each gate layer, the leakage current of the polysilicon TFT is controlled to a minimum level, the registration problem in the photolithography is eliminated, and the length of the LDD area is symmetrized accurately.例文帳に追加

よって、各ゲート層の両側にそれぞれＬＤＤ領域が形成できるため、ポリシリコンＴＦＴのリーク電流を極めて低いものにできる上、フォトリソグラフィにおける重ね合わせの問題も無くなって、ＬＤＤ領域の長さが精度良く対称となる。 - 特許庁

To provide a polysilicon TFT of a multi-gate structure and its manufacturing method which controls a leakage current of the polysilicon TFT to a minimum level, avoids a problem of a registration in a photolithography, and symmetrizes the length of a LDD area accurately.例文帳に追加

ポリシリコンＴＦＴのリーク電流を最低限に抑えると共に、フォトリソグラフィにおける重ね合わせの問題を回避して、ＬＤＤ領域の長さを精度良く対称とできるマルチゲート構造のポリシリコンＴＦＴおよびその製造方法を提供する。 - 特許庁

To provide a high reliability semiconductor element which uses a film made of refractory metal, alloy made of refractory metal, silicide of refractory metal, and nitride of Ti, Ta, W, and Ti-W alloy, for a contact barrier layer, a gate electrode or the like, and reduces a leakage current of itself.例文帳に追加

高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。 - 特許庁

Accordingly, by forming the barrier metal film from a substance having large oxidation resistance, the oxidation of the barrier metal film during subsequent heat treatment process in the semiconductor device is prevented in an oxygen environment, and deterioration properties of the gate electrode and current leakage phenomenon are prevented.例文帳に追加

従って、バリア金属膜を耐酸化性の大きい物質で形成することで、酸素雰囲気の中で半導体装置の後続熱処理工程中のバリア金属膜の酸化を防止し、ゲート電極の劣化特性及び電流漏れ現象を防止することができる。 - 特許庁

To provide a schottky tunnel barrier transistor, capable of minimizing leakage current due to the damage of the gate sidewall of a Schottky tunnel barrier transistor that uses a Schottky tunnel barrier formed naturally in joining of a semiconductor and a metal, as a tunnel barrier.例文帳に追加

半導体と金属との接合時に自然に形成されるショットキートンネル障壁をトンネル障壁として用いたショットキー障壁トンネルトランジスタのゲート側壁の損傷によるリーク電流を最小化するショットキー障壁トンネルトランジスタ及びその製造方法を提供する。 - 特許庁

The reduction in size of the element and a decrease in the leakage current are made compatible by connecting gate electrodes 15 of the plurality of thin film transistors therebetween only by a region 13b in which an impurity is implanted in a low concentration in a polycrystal semiconductor thin film used for an active layer.例文帳に追加

複数個の薄膜トランジスタのゲート電極１５間を、活性層に用いる多結晶半導体薄膜に不純物を低濃度に注入した領域１３ｂのみで接続することにより素子サイズの縮小とリーク電流の減少を両立させる。 - 特許庁

One or more of the passivation layers 18, 20 can be removed using interfaces between the layers as the etch stop so that a distance between a gate terminal 38 and the semiconductor device layer 14 can be tightly controlled, where the distance can be made very small to improve device performance and reduce the gate current leakage.例文帳に追加

層の間の境界面をエッチストップとして使用することにより１つ又はより多くの不動態化層１８、２０を除去し、ゲート端子３８と半導体デバイス層１４間の距離を正確に制御することができるようにし、この距離はデバイスの性能を向上させ且つゲート電流の漏れを減少させるよう極めて短くすることができる。 - 特許庁

To provide a semiconductor element provided with a boron phosphide-based semiconductor layer which can reduce leakage of an element driving current, improve photoelectric conversion efficiency as a light-emitting element, improve an opposite direction voltage, cause a gate electrode to have high voltage resistance as an electric field effect transistor, and improve the pinch-off characteristic of a drain current.例文帳に追加

燐化硼素系半導体層を備える半導体素子において、素子駆動電流の漏洩を低減することができ、発光素子として光電変換効率を高くでき、逆方向電圧も高くでき、また電界効果型トランジスタとしてゲート電極を高耐圧性とし、ドレイン電流のピンチオフ特性も改善することができるようにする。 - 特許庁

To provide a display device capable of maintaining a drain voltage of an output transistor which functions as a constant current source even during a sampling term of other circuits constant, suppressing the change due to gate voltage leakage of the output transistor, obtaining a uniform current source without current value variations of the output step and displaying high quality picture producing no uneven luminance toward the scan end part.例文帳に追加

他の回路のサンプリング期間も、定電流源として機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能な表示装置を提供する。 - 特許庁

According to this constitution, it is possible to prevent a leakage current from flowing in a P-N junction by the second gate region 6 and the channel layer 4 by means of the high resistance layer 6b and to realize good operation of a silicon carbide semiconductor device.例文帳に追加

このような構成とすることで、高抵抗層６ｂによって第２ゲート領域６とチャネル層４とによるＰＮ接合部にリーク電流が流れることを防止することが可能となり、炭化珪素半導体装置の動作が良好に行えるようにすることが可能である。 - 特許庁

Thus, even if the extended length L1 of the semiconductor layer 7 from the edge of the gate electrode 2 changes between shots, display defects such as uneven shot and luminance do not occur, because the TFT leakage current and transmittance of panel are almost constant.例文帳に追加

これにより、写真製版装置のアライメントズレによりゲート電極２からの半導体層７パターン延在量Ｌ１にショット間で差が生じても、光によるＴＦＴリーク電流やパネル透過率はほぼ一定であるため、ショットムラや輝度ムラ等の表示不良が発生しない。 - 特許庁

Therefore, silicon oxide is used, in place of a bulk of silicon dioxide, which is usually used as the material for the formation of a gate dielectric layer, and a semiconductor device capable of reducing leakage current is provided, while an input FET capacitance is made to increase.例文帳に追加

よって、ゲート誘電体層形成の材料として従来使用されていた二酸化シリコン製バルクの代替材料として酸化シリコンを用いることにより、入力ＦＥＴキャパシタンスを増加させながら、リーク電流を減らすことを可能とする半導体デバイスを提供することを特徴とする。 - 特許庁

Consequently, even when the resistance of the substrate main body for improving characteristics of the high-frequency silicon power MIS is made small, an influence of a defect etc., generated owing to stress generated at the end 8a of the p^+-type buried layer 8 on a leakage current of the gate protective diode GD1 becomes small.例文帳に追加

これにより、高周波シリコンパワーＭＩＳの特性向上のために基板本体の抵抗を低くしても、ｐ^＋型埋め込み層８の端部８ａにおいて発生した応力により誘発される欠陥等のゲート保護ダイオードＧＤ１のリーク電流に与える影響が小さくなる。 - 特許庁

To markedly lessen a polysilicon gate electrode and a diffusion layer in sheet resistance and to prevent a leakage current from drastically increasing at a diffused layer junction in a salicide process, through which a semiconductor device is formed.例文帳に追加

半導体装置の形成方法であるサリサイドプロセスにおいて、PolySiゲート電極、拡散層のシート抵抗を大幅に低減し、かつ、拡散層の接合リーク電流増加を大幅に防止する半導体薄膜の形成方法、半導体装置の製造方法および半導体装置を提供する。 - 特許庁

To prevent leakage current of a semiconductor device by using a film which consists of a refractory metal, an alloy consisting of a refractory metal, silicide of a refractory metal, and a nitride of a Ti, Ta, W, and Ti-W alloy in a contact barrier layer, a gate electrode, or the like, for obtaining the semiconductor device with high reliability.例文帳に追加

高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。 - 特許庁

A flat-panel display having a structure in which the relative area of a semiconductor film with respect to the area of a facing channel region is made different from that of a gate electrode film with respect to the area of the facing channel region for at least some of a plurality of TFTs is provided so as to suppress light leakage current and capacitance increase.例文帳に追加

複数個あるＴＦＴの少なくとも一部について、半導体膜とゲート電極膜が対向する面積のチャネル領域に対する相対的な面積が異なることにより、光リーク電流の発生を抑えつつ、容量増加を抑制する構造の平面ディスプレイを提供する。 - 特許庁

To suppress the leakage current of a semiconductor element by employing a film composed of a high melting point metal, an alloy of a high melting point metal, a high melting point metal silicide, and a nitride of Ti, Ta, W, and a Ti-W alloy, for a contacting barrier layer or a gate electrode, etc. in order to attain a highly reliable semiconductor element.例文帳に追加

高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。 - 特許庁

Source electrode lines of MOS transistors in logic and memory circuits are kept at a ground potential in an active mode, and ground source electrode lines are kept at a voltage higher than the ground potential in an unselected standby mode, thereby reducing a gate tunnel leakage current of the MOS transistor without destroying data.例文帳に追加

論理回路およびメモリ回路におけるＭＯＳトランジスタのソース電極線を動作時には接地電位に保ち、選択されない待機時には接地ソース電極線を接地電位より高い電圧に保つことによりデータを破壊することなくＭＯＳトランジスタのゲートトンネルリーク電流を低減する。 - 特許庁

By removing an alignment error between the gate electrode 116 and the cathode layer 112 and preventing the residue during development of carbon nanotube paste from remaining, current leakage between electrodes, short circuit or diode emission or the like can be prevented, thereby providing electric field emission element where the electric field emission performance is improved.例文帳に追加

ゲート電極１１６と陰極層１１２との整列誤差を除去し、炭素ナノチューブのペーストを現像する際に残渣の残存を抑制することにより電極間の電流漏れ、短絡現象及びダイオードエミッション等が防止され、電界放出性能が向上された電界放出素子を提供することができる。 - 特許庁

To provide a method of manufacturing a reverse block-type insulated gate bipolar transistor capable of securing highly-reliable reverse voltage resistance, and suppressing a leakage current in reverse biasing when manufacturing a reverse block-type IGBT having a separation layer formed along a tapered surface of a V-shaped groove formed by anisotropic etching.例文帳に追加

異方性エッチングで形成したＶ字形の溝のテーパー面に沿って形成される分離層を有する逆阻止型ＩＧＢＴを製造する際に、高信頼性の逆耐圧を確保し逆バイアス時のリーク電流を抑えることが可能な逆阻止型絶縁ゲートバイポーラトランジスタの製造方法を提供すること。 - 特許庁

The surface concentration top region 14A of the p-type diffusion region 14 can be made comparatively high in impurity concentration because an opening is provided to a field oxide film 4 avoiding the gate electrode 6 and impurities are diffused by implanting impurity ions through the opening, and a surface leakage current occurring between itself and the source region and drain region of the adjacent MOS transistor can be restrained.例文帳に追加

Ｐ型拡散領域１４の表面濃度頂上領域１４Ａは、ゲート電極６と重ならずフィールド酸化膜４を開孔しイオン打ち込みによって拡散するため、比較的高濃度にすることができ、隣接したＭＯＳトランジスタのソース領域、ドレイン領域との表面リーク電流を抑制できる。 - 特許庁

It is designed that the write time is about 10 μs and the leakage current of the junction in writing is approximate 100 ns, therefore, the energy necessary for writing is reduced up to 5 pJ, that is, reduced to 1/100 or less, compared with a writing energy used in implantation of channel hot electron of the customary stacked gate type memory.例文帳に追加

書込み時間はおおよそ１０μｓ、書込み動作時の前記接合の漏洩電流は１００ｎＡ程度に設計できるため、書込みに要するエネルギーは５ｐＪまで低減され、従来のスタックド・ゲート型メモリセルのチャンネルホットエレクトロン注入を用いた書込みのエネルギーに比較して１／１００以下に低減できる。 - 特許庁

To provide a pixel circuit which can realize a high gradation by reducing the crosstalk generated by a change in a gate voltage of a driving transistor by a leakage current of an off region of a pixel switching element to an unrecognizable extent to offset and compensate the threshold voltage of the driving transistor.例文帳に追加

画素スイッチング素子のオフ領域の漏洩電流によって駆動トランジスタのゲート電圧が変化して発生するクロストークを認識不可能な程度に減少させ、駆動トランジスタの閾値電圧を相殺して補償することによって、高階調を実現できる画素回路及びそれを用いた有機発光表示装置を提供する。 - 特許庁

To provide a semiconductor element manufacturing method which buries an insulating film between gate patterns in place of a photo-sensitive film when implanting ions into a semiconductor substrate of lower portion of a bit line contact area, etches it to expose the bit line contact area without a residue of etching, thereby, can prevent a leakage current of a cell transistor.例文帳に追加

ビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる半導体素子の製造方法を提供する。 - 特許庁

The technology of the semiconductor element manufacturing method includes a process, especially, of burying the insulating film between gate patterns in place of the photo-sensitive film when implanting the ions into the semiconductor substrate of lower portion of the bit line contact area, etching it to expose the bit line contact area without a residue of etching, thereby, preventing the leakage current of the cell transistor.例文帳に追加

本発明は半導体素子の製造方法に関し、特にビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる技術である。 - 特許庁

The optical sensing element is formed in a region defined by the gate line, data line and read-out line, which contains a first electrode to which a bias voltage is applied that repeats a fixed level, a control electrode, and a second electrode that is electrically connected to the control electrode and outputs optical leakage current generated in response to extraneous light and the bias voltage.例文帳に追加

光感知素子は、ゲートライン、データライン及び読み出しラインによって定義される領域に形成され、一定レベルを反復するバイアス電圧が印加される第１電極と、制御電極と、制御電極に電気的に連結され、外部光とバイアス電圧に応答して生成される光漏洩電流を出力する第２電極を含む。 - 特許庁

To provide a method for manufacturing a semiconductor device having a TAT(Trench Access Transistor) DRAM cell in which an impurity ion is implanted to a diffusion layer to prevent the impurity ion from penetrating a gate electrode and entering a channel region of a transistor, and to prevent, a concentration of impurity from increasing and a leakage current increasing when implanting the impurity ion into the diffusion layer of a transistor of TAT DRAM cell.例文帳に追加

ＴＡＴ・ＤＲＡＭセルのトランジスタの拡散層に不純物イオンを注入する際、不純物イオンがゲート電極を貫通して、トランジスタのチャネル領域にも進入し、不純物濃度が上昇してリーク電流が増加することがないように、拡散層に不純物イオンを注入するようにした、ＴＡＴ・ＤＲＡＭセルを有する半導体装置の作製方法を提供する。 - 特許庁

To reliably suppress light leakage current without reducing a pixel aperture ratio necessary for projecting transmitted light on a screen, in a liquid crystal display device 42 provided with an active layer 35 in the position corresponding to a part where a metal wiring layer 33 including a source wiring layer 33a for inputting a data signal to the active layer 35 and a gate wiring layer 32 are crossing each other.例文帳に追加

活性層３５にデータ信号を入力するためのソース配線層３３ａを含むメタル配線層３３と、ゲート配線層３２とが交差する部位に対応する位置に活性層３５を備えた液晶表示装置４２において、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制する。 - 特許庁

By means of the semiconductor device obtained by significantly improving the performance of a buried channel semiconductor device by suppressing the channel leakage current of the buried channel MOSFET and its manufacturing method, a semiconductor integrated circuit device which is excellent in performance is constituted by building the buried channel MOSFET optimized in channel-surface concentration profile by a manufacturing method using a new gate oxide film forming method.例文帳に追加

埋め込みチャネル型ＭＯＳＦＥＴのチャネルリーク電流を抑制し、埋め込みチャネル型半導体装置のパフォーマンスを著しく向上させた半導体装置とその製造方法、でチャネル表面濃度プロファイルを最適化した埋め込みチャネル型ＭＯＳＦＥＴを新しいゲート酸化膜形成方法を用いた製造方法で構築し、パフォーマンスに優れた半導体集積回路装置を構成するものである。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of reducing a leakage current in a storage electrode junction region by forming a gate having a stepped channel, by etching into a predetermined thickness a semiconductor substrate in a portion scheduled for a storage electrode contact and in an adjacent region thereof before the formation of an element isolation film that defines an active region.例文帳に追加

本発明は半導体素子の製造方法に関し、特に活性領域を定義する素子分離膜の形成前に格納電極コンタクトに予定されている部分及びその隣接領域の半導体基板を所定厚さにエッチングして段差のあるチャンネルを有するゲートを形成することにより、格納電極接合領域で漏洩電流を低減させて半導体素子のリフレッシュ特性を向上させることができる技術である。 - 特許庁