「hardware cache」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

HARDWARE CLEANING FUNCTION OPTIMIZED FOR VIRTUAL INDEX VIRTUAL TAG DATA CACHE例文帳に追加

仮想インデックス仮想タグデータキャッシュ用に最適化されたハードウエアクリーニング機能 - 特許庁

HARDWARE SUPPORTING EXCEPTION FOR PROCESSING SOFTWARE ERROR OF I/O ADDRESS CONVERSION CACHE ERROR例文帳に追加

Ｉ／Ｏアドレス変換キャッシュ・ミスのソフトウェア・ミス処理用ハードウェア支援エクセプション - 特許庁

To provide a secondary cache and its diagnosing method capable of executing similar diagnosis to all the secondary caches without increasing a time for diagnosing the secondary cache caused by adding of the capacity of the secondary cache only by adding a small amount of hardware to the secondary cache.例文帳に追加

情報処理装置に接続する２次キャッシュの個数を増やして２次キャッシュの容量を増やすと，２次キャッシュの診断を実行するための時間も同様に増える。 - 特許庁

The ARP module maintains a cache of mappings between hardware addresses and protocol addresses. 例文帳に追加

を用いる。 ARP モジュールはハードウェアアドレスからプロトコルアドレスへのマッピングのキャッシュを管理する。 - JM

To dynamically optimize cache control by monitoring software/hardware states during system operation.例文帳に追加

システムの運用中にソフトウェア/ハードウェア状態をモニタし、キャッシュ制御を動的に最適化する。 - 特許庁

Cryptoprocessors feature an on-chip block cipher hardware between the cache and the bus interface. 例文帳に追加

暗号プロセッサは、キャッシュとバスインタフェース間のオンチップ・ブロック暗号ハードウェアを特徴としている。 - コンピューター用語辞典

To prevent the inconsistent cache hit of respective sections with the same hardware amount as in the conventional one.例文帳に追加

従来と同等のハードウエア量で各区画の矛盾したキャッシュヒットを防止する。 - 特許庁

To recover hardware, in advance, for an obstacle occurring in the cache of an SMP (symmetric parallel) computer system.例文帳に追加

ＳＭＰコンピュータ・システムのキャッシュで起こる障害に対して、事前にハードウェアの回復を施す。 - 特許庁

To provide a cache memory device for processing a plurality of access requests at a low hardware cost without blocking a cache memory even in fetch processing.例文帳に追加

フェッチ処理中もキャッシュメモリをブロックすることなく、複数のアクセス要求を低いハードウェア・コストで処理可能なキャッシュメモリ装置を提供する。 - 特許庁

When pages are remapped to new virtual-memory addresses, most memory-management hardware requires that the hardware address-translation cache be purged selectively. 例文帳に追加

ページが新しい仮想メモリアドレスに再マッピングされる際、ほとんどのメモリ管理ハードウェアでは、ハードウェアアドレス変換キャッシュの一部を破棄する必要があります。 - FreeBSD

To provide a hardware break circuit which is built up inside a processor and can be used as a cache memory after debugging is finished.例文帳に追加

プロセッサ内部に組み込み、デバッグ終了後はキャッシュメモリとして使用可能なハードウエアブレーク回路を提供する。 - 特許庁

To provide a highly efficient virtual index virtual tag cache system which uses an interruptible hardware cleaning function.例文帳に追加

割り込み可能なハードウエア・クリーン機能を用いた高能率な仮想インデックス・仮想タグ・キャッシュ・システムを開示する。 - 特許庁

To suppress wasteful consumption of a low hierarchy cache access pipeline by a hardware prefetch request issued from a cash memory of high hierarchy to a cache memory of low hierarchy in a cache memory having a plurality of hierarchies.例文帳に追加

複数階層のキャッシュメモリにおいて、上位階層のキャッシュメモリから下位階層のキャッシュメモリに発行されるハードウエアプリフェッチの要求により、無駄な下位階層キャッシュアクセスパイプラインが消費されるのを抑制する。 - 特許庁

(A cold reboot may be required to reset certain hardware, but might destroy not yet written data in a disk cache. 例文帳に追加

(ある種のハードウェアをリセットするにはコールドブートが必要になるが、ディスクキャッシュにある書き込んでいないデータは破壊される。 - JM

A tag that a preceding CLMARK can utilize is present for each cache line if hardware has a capability of processing a FASTCMPXCHG.例文帳に追加

ハードウェアがFASTCMPXCHGを処理する能力を有する場合には、先行するCLMARKが利用可能なタグが、各キャッシュラインについて提示される。 - 特許庁

To improve the efficiency of a texture cache without largely increasing hardware by dynamically switching the generation of an index.例文帳に追加

インデックスの生成を動的に切り替えることにより、ハードウェアを大きく増加させることなく、テクスチャキャッシュの効率を向上させる。 - 特許庁

A hardware architecture HA is configured so that a tag mode and a cache mode can be selectively achieved by a processor core 1.例文帳に追加

ハードウエア・アーキテクチュアＨＡは、プロセッサ・コア１がタグ・モード及びキャッシュ・モードを選択的に実現できるように構成されている。 - 特許庁

When the result of cache discrimination due to a cache discriminating circuit 12 for a write command shows cache hit, a disk controller 8 performs processing from the start of data transfer to the end of the command only through respective circuits 10-17 composed of hardware while a CPU 5 is not concerned in.例文帳に追加

ディスクコントローラ８は、ライトコマンドのキャッシュ判定回路１２によるキャッシュ判別結果がキャッシュヒットの場合には、ＣＰＵ５が関与せずに、ハードウエアによる各回路１０〜１７のみでデータ転送の開始からコマンドの終了までを処理する。 - 特許庁

To provide a data storage device, which has a cache function of continuing hit test of hardware using a controller.例文帳に追加

ハードウェアのコントローラによるヒット判定を継続的に実行できるキャッシュ機能を実現したデータ記憶装置を提供することにある。 - 特許庁

A USB hardware disk 20 connected to a personal computer includes a disk 32, a cache memory 34, a depression button 42, and an LED 44.例文帳に追加

パーソナルコンピュータと接続されるＵＳＢハードディスク２０であって、ディスク３２と、キャッシュメモリ３４と、押しボタン４２と、ＬＥＤ４４とを備える。 - 特許庁

Upon cache degeneration, the software 10 monitors whether or not the measured CPU usage and the cache hit count measured by the hardware 20 exceed predetermined thresholds.例文帳に追加

そして、ソフトウェア１０は、キャッシュの縮退が発生した場合には、計測されたＣＰＵ使用率と、ハードウェア２０によって計測されたキャッシュヒット数とが所定の閾値を超えているか否かを監視する。 - 特許庁

The control processing part includes a first cache in which the status information of each piece of hardware is recorded and a status information transmission part for transmitting a plurality of pieces of status information of the first cache to the arithmetic processing part.例文帳に追加

制御処理部は、各ハードウェアの状態情報が記録される第１のキャッシュと、第１のキャッシュの複数の状態情報を演算処理部に伝送する状態情報伝送部とを有する。 - 特許庁

To provide a division management technology of a cache memory which is applicable even to a multi-process environment or a virtual machine use environment with small hardware costs.例文帳に追加

少ないハードウェアコストで、マルチプロセス環境や仮想マシン利用環境にも適用可能なキャッシュメモリの分割管理技術を提供する。 - 特許庁

To reduce the hardware quantity and to minimize the delay of a response time in an information processor having a cache memory of a plurality of WAYs.例文帳に追加

複数ＷＡＹのキャッシュメモリを有する情報処理装置において、ハードウェア量を低減し、応答時間の遅延を最小限にする。 - 特許庁

To provide content cache management technology improving a response time when making a request to a server computer, and capable of drastically reducing reduction of a cache hit rate by a hardware resource limit of a client.例文帳に追加

サーバコンピュータにリクエストを行った際のレスポンスタイムを向上するとともに、クライアントのハードウェアリソース制限によるキャッシュヒット率の低下を激減させることが可能なコンテンツキャッシュ管理技術を提供すること。 - 特許庁

A CPU hardware can buffer the I/O command that has caused the I/O address conversion cache error in a command queue until an I/O address conversion cache is updated by using required information.例文帳に追加

いくつかの実施形態では、Ｉ／Ｏアドレス変換キャッシュが、所要情報を用いて更新されるまで、ＣＰＵハードウェアは、Ｉ／Ｏアドレス変換キャッシュ・ミスを引き起こすＩ／Ｏコマンドを、コマンド・キュー内にバッファすることができる。 - 特許庁

To provide a hardware processor which does not exclude effective data in a cache, is excellent in memory band utilization efficiency, and can effectively utilize all prefetch commands generated by the hardware processor.例文帳に追加

キャッシュ中の有効なデータが排除されてしまうことがなく、メモリ帯域利用効率に優れ、ハードウェアプロセッサにより生成される全てのプリフェッチ命令を有効に活用することができるハードウェアプロセッサの提供。 - 特許庁

To provide a data access control method by a tamper-resistant microprocessor and a cache memory mount processor without the need for a complicated hardware function wherein contents of a cache memory can be read from other programs with a secure method when a plurality of programs share one encryption key without the access limit of the cache memory and without the need for scanning all areas of the cache memory.例文帳に追加

キャッシュメモリのアクセス制限がなく、キャッシュメモリの全領域を走査する必要がなく、複数のプログラムが１つの暗号鍵を共有する際安全な方法で他のプログラムから読み出すことができ、複雑なハードウェア機能が不要な耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法を提供する。 - 特許庁

To provide a disk array device capable of controlling mirrored cache only by a standard HDD connection bus without requiring a complex hardware configuration.例文帳に追加

複雑なハードウエア構成を必要とせず、標準のＨＤＤ接続バスのみでミラードキャッシュ制御を行うことが可能なディスクアレイ装置を提供する。 - 特許庁

To reduce the hardware scale and power consumption of a vector processor by sharing a cache memory as a vector load buffer (VLDB).例文帳に追加

キャッシュメモリをベクトルロードバッファ（ＶＬＤＢ）としても利用できるようにすることにより、ベクトル処理装置のハードウェア量および消費電力を低減させる。 - 特許庁

The two memory access problem can be solved by the use of a special fast-lookup hardware cache called associative registers or translation look-aside buffers (TLBs). 例文帳に追加

2つのメモリのアクセス問題は,連想レジスタまたは変換ルックアサイド・バッファ(TLBs)と呼ばれる特殊な高速検索ハードウェア・キャッシュを使うことによって解決できる． - コンピューター用語辞典

To easily restore the damage of data when data in a data cache memory part installed inside is damaged by a hardware fault in a disk array controller.例文帳に追加

ディスクアレイ制御装置に於いて、その内部に設けられているデータキャッシュメモリ部中のデータがハードウェア故障により破損した場合、容易に復旧できるようにする。 - 特許庁

METHOD FOR RECOVERING HARDWARE AND SMP COMPUTER SYSTEM (DEVICE AND METHOD OF SELF-CORRECTION TYPE CACHE USING LINE DELETION, DATA LOG RECORDING, AND FUSE REPAIR CORRECTION)例文帳に追加

ハードウェアを回復する方法およびＳＭＰコンピュータ・システム（ライン削除、データ・ログ記録、およびヒューズ修理訂正を使用する、自己訂正式キャッシュの装置および方法） - 特許庁

To speed up data transfer between respective cache memories corresponding to a plurality of processor cores in a multiprocessor system while suppressing increase in a hardware mounting cost as much as possible.例文帳に追加

ハードウェア実装コストの増大をできるだけ抑えながら、マルチプロセッサシステムにおける複数のプロセッサコアに対応する各キャッシュメモリ間でのデータ転送を高速化する。 - 特許庁

To provide a memory management system, preventing an increase in a hardware scale and efficiently managing the consistency of a cache memory and a shared memory in processing an image in a multi-processor system having a plurality of processors, the cache memory and the shared memory.例文帳に追加

複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。 - 特許庁

To provide a method for realizing read cache control using the space of a buffer memory divided into segments so as to be managed by exclusive hardware.例文帳に追加

本発明の目的は、セグメントで分割管理したバッファメモリの空間を用いたリードキャッシュ制御を専用のハードウェアによって実現することを可能にする手段を提供する事である。 - 特許庁

To provide an information processor which can suppress the physical quantity of hardware that is related to the cache coincidence assurance control and also can reduce the effect to the system performance.例文帳に追加

キャッシュ一致保証制御に関するハードウェアの物量を押さえ、かつ、システム性能への影響を低減させることが可能なキャッシュ一致制御を行う情報処理装置を提供する。 - 特許庁

To provide a technique for preventing a mistake of erroneously making a cache replacement request to a retry, while reducing a hardware volume, in relation to a system controller which performs prevention of queuing of requests of the same address.例文帳に追加

同一アドレスのリクエストのキューイング防止を行うシステムコントローラに関し，ハードウェア量を削減しつつも，キャッシュリプレース要求を誤ってリトライとすることを防止する技術を提供する。 - 特許庁

To provide cache degeneracy when mounting a CPU in a different system or adopting a CMP micro-architecture without changing system hardware or an OS and adding a computer architecture.例文帳に追加

ＣＰＵを異なるシステムに搭載する場合や、ＣＭＰマイクロアーキテクチャを採用する場合に、システムハードウェア、ＯＳの変更、コンピュータアーキテクチャの追加を必要とせずに、キャッシュ縮退を可能にする。 - 特許庁

To provide a shared memory parallel computer in which a plurality of processors are accessible to an arbitrary memory with equally high performance, there are fewer hardware materials for maintaining consistency of a cache, and an increase in cache capacity by enhancing the processor can easily be dealt with.例文帳に追加

多数のプロセッサが任意のメモリに対して等しく高い性能でアクセス可能であり、キャッシュの整合性を保つためのハードウェア物量が小さく、かつプロセッサのエンハンスによるキャッシュ容量の増加に容易に対応可能な共有メモリ型並列計算機を提供する。 - 特許庁

When an entry is marked as dirty in the middle of execution of a hardware clean function, the counter 82 counts down while the cache entry of an address given by the counter 82 is written to a main memory.例文帳に追加

ハードウエア・クリーン機能の実行中、エントリーがダーティとマークされた場合、ＭＡＸカウンタ８２が与えるアドレスのキャッシュ・エントリーがメインメモリ１６に書き込まれている間、ＭＡＸカウンタ８２はカウントダウンする。 - 特許庁

A storage controlling part 107 stores shared/occupied states of threads in an occupancy flag 111 and occupied thread ID in an ID register 112 for each way of a cache 110 according to designation by software, statistical information of hardware resources, etc.例文帳に追加

記憶制御部107 は，ソフトウェアによる指定，ハードウェア資源の統計情報などにより，キャッシュ110 のウェイごとに，スレッドの共有／占有状態を占有フラグ111 に，占有するスレッドIDをIDレジスタ112 に保持する。 - 特許庁

To improve memory performance of a processor by making a prefetch requirement destination address variable according to a speed of address progress between streams, in the processor performing a prefetch to a cache by hardware.例文帳に追加

ハードウェアによりキャッシュへのプリフェッチをおこなうプロセッサにおいて、ストリーム間のアドレス進行のスピードに応じてプリフェッチ要求先アドレスが可変であるようにし、プロセッサのメモリ性能を向上させる。 - 特許庁

In addition, a bit showing that soft error has occurred previously is made in the cache memory, and if error occurs again when the bit shows "1", it is judged that hardware error is occurring, and interruption is made to a CPU.例文帳に追加

そして、キャッシュメモリに、以前にソフトエラーが発生したことを示すビットを立てておき、このビットが”１”のときに、再び、エラーが発生した場合には、ハードウェアのエラーが発生していると判断して、CPUに割り込みをかけるようにする。 - 特許庁

According to the present invention, a data transfer device can be provided which can prevent decrease in data transfer throughput by registering data in a cache in advance when a channel hardware including a PCI-e bus interface is mounted on the mainframe, and also can reflect data update within the main memory.例文帳に追加

本発明によれば、ＰＣＩ−ｅバスインタフェースを具備するチャネルハードウェアをメインフレームに搭載する際、データを先行してキャッシュに登録することでデータ転送のスループット低下を防止することができ、且つ主記憶内のデータ更新を反映することが可能なデータ転送装置を提供できる。 - 特許庁