「input phase」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The surface acoustic wave element 4 on a balanced side is provided with a phase between an input and output shifted by 180° so as to make a phase difference of a balanced side output to be about 180°.例文帳に追加

平衡側の弾性表面波素子４を平衡側出力の位相差が略１８０度となるように、入出力間の位相を１８０度シフトさせて設ける。 - 特許庁

I and Q signals, obtained by orthogonal detection of the input phase modulation signal, are converted to digital values in the constitution from an in-phase detector 2 to a since oscillator 18.例文帳に追加

同相用の検波器２からサイン発振器１８までの構成において、入力位相変調信号を直交検波したＩ，Ｑ信号をデジタル値に変換する。 - 特許庁

This phase detector detects the error value due to the relative phase between the local oscillation signal and the input signal received over the PR (a, b, a) channel.例文帳に追加

位相検波装置は、局部発振信号及びＰＲ（ａ、ｂ、ａ）チャンネル上で受信される入力信号との間の相対位相による誤差値を検出する。 - 特許庁

A shunt resistor R is provided on the input side of the switch circuit 101 and detects the sum of currents flowing through the bridge circuit for phase U to phase W.例文帳に追加

シャント抵抗Ｒは、スイッチ回路１０１の入力側に設けられており、Ｕ相〜Ｗ相用のブリッジ回路を介して流れる電流の総和を検出する。 - 特許庁

At this time, there is a phase difference of 30° between transformers TRa and TRb, so that it becomes twelve-phase operation equivalently, and the higher harmonic of the input current of the whole device decreases.例文帳に追加

このとき、変圧器ＴＲａとＴＲｂと間に位相差３０°があるので等価的に１２相運転となり、装置全体の入力電流高調波が低減する。 - 特許庁

Information e[k]=M*sin(ψ) representing the phase difference ψ between the input data x[k] and the output data y[k] is calculated with the first and second orthogonalizers 3 and 4 and the phase difference calculator 5.例文帳に追加

第１，第２直交化器３，４及び位相差算出器５で入力データｘ[k]と出力データｙ[k]の位相差ψを示す情報ｅ[k]＝Ｍ・sin(ψ)を算出する。 - 特許庁

This device has a phase detection part 1, a detection phase holding part 2, an identification phase deciding part 3, a clock signal selection part 4, a state holding part 5 and a detection phase monitoring part 6, and extracts an output data signal S16 and an output clock signal from an input data signal S11 with N-phase clock signals S12-1... S12-N.例文帳に追加

位相検出部１、検出位相保持部２、識別位相決定部３、クロック信号選択部４、状態保持部５及び検出位相監視部６を備え、Ｎ相クロック信号Ｓ１２−１…Ｓ１２−Ｎによって入力データ信号Ｓ１１から出力データ信号Ｓ１６及び出力クロック信号を抽出する。 - 特許庁

A rewritable logic element configuring a phase detector and a phase adjustment device is connected to a clock signal and data signal input stage of a multiplexer circuit so as to detect a phase shift of a data signal with respect to a clock signal and adjust the phase in a way of absorbing the phase shift as a result thereby eliminating a bit error.例文帳に追加

マルチプレクサ回路のクロック信号およびデータ信号入力段に、位相検出器および位相調整器を書き換え可能な論理素子を接続することで、クロック信号に対するデータ信号の位相ずれを検出し、その結果に応じて位相ずれを吸収するように位相を調整し、ビット誤りを無くすことができる。 - 特許庁

In the DSM controller 103, the phase control input Ucain is calculated by modulating the follow-up control input Rsld and at that time a calculation cycle of the phase control input Ucain is chosen from two calculation cycles ΔT1, ΔT2 according to an engine rotation speed NE, the cam phase Cain and a valve lift Liftin.例文帳に追加

ＤＳＭコントローラ１０３では、追従制御入力Ｒｓｌｄを変調することにより、位相制御入力Ｕｃａｉｎが算出されるとともに、その際、位相制御入力Ｕｃａｉｎの演算周期が、エンジン回転数ＮＥ、カム位相ＣａｉｎおよびバルブリフトＬｉｆｔｉｎに応じて、２つの演算周期ΔＴ１，ΔＴ２の中から選択される。 - 特許庁

A signal separator 12 generates a first phase demodulation signal Sp(t) showing an input modulation element of an input modulation signal Sin (t) and a second phase demodulation signal Sa(t) (a real number part Sai(t) and an imaginary number Saq(t)) accompanied by phase modulation corresponding to an amplitude modulation element of the input modulation signal Sin(t).例文帳に追加

信号分離器１２は、入力変調信号Ｓｉｎ(ｔ)の位相変調成分を表す第１位相変調信号Ｓｐ(ｔ)と、入力変調信号Ｓｉｎ(ｔ)の振幅変調成分に応じた位相変調を伴う第２位相変調信号Ｓａ(ｔ)（実数部Ｓａｉ(ｔ)及び虚数部Ｓａｑ(ｔ)）と、を生成する。 - 特許庁

The circuit includes a synchronous oscillator OS having a synchronous input in1 connected to the input of the variable phase shift circuit for inputting the input signal Sin and at least one output out1 connected to the output of the phase shift circuit for outputting the output signal Sout.例文帳に追加

この回路は、可変位相シフト回路の入力に接続された入力信号Ｓｉｎを入力する同期入力ｉｎ１と、位相シフト回路の出力に接続された、出力信号Ｓｏｕｔを出力する少なくとも１個の出力ｏｕｔ１とを有する同期発振器ＯＳを含む。 - 特許庁

That is, when a burst signal as a data signal is input, a reproduction clock signal is generated so as to synchronize a phase with the input burst signal, and when the burst signal is not input, the reproduction clock signal is generated so as to synchronize a phase with the multiplied clock signal.例文帳に追加

すなわち、データ信号としてのバースト信号が入力されているときは、入力されたバースト信号と位相が同期するように再生クロック信号を生成し、バースト信号が入力されていないときは逓倍クロック信号と位相が同期するように再生クロック信号を生成する。 - 特許庁

An amplitude and phase detection circuit 109 detects an amplitude signal and a phase signal from an input of the multiplication circuit 107 and an input of a phase modulated signal generation circuit 106, and a delay difference calculation circuit 110 calculates respective correlation functions from the respective detected amplitude and phase signals and calculates a delay difference from those maximum values.例文帳に追加

振幅位相検出回路１０９は、乗算回路１０７の入力及び位相変調信号生成回路１０６の入力から振幅信号と位相信号を検出し、遅延差算出回路１１０により、検出した振幅と位相の各信号からそれぞれの相関関数を計算し、それらの極大値から遅延差を算出する。 - 特許庁

Since a result obtained by the addition/subtraction is a constant multiple of an effective value igr of a resistance ground current of one cycle portion, a means for determining a phase of the zero-phase current waveform input from the zero-phase current sensor is not required, and also a means for generating the ideal sine wave based on a voltage phase input from the voltage probe is not required.例文帳に追加

この加減算していった結果が、１周期分の抵抗性地絡電流の実効値igrの定数倍となることから、零相電流センサから入力した零相電流波形の位相を求める手段が不要になり、電圧プローブから入力した電圧位相を元にした理想正弦波を発生させる手段も不要となる。 - 特許庁

The phase-locked loop includes: a master oscillator 100 having an output operably connected to a first input of a phase detector 106; a slave oscillator 102 having an output operably connected to a second input of the phase detector 106; and a forward-gain-adaptation module operably connected to a raw-error terminal of the phase detector 106.例文帳に追加

フェーズロックドループは、位相検出器１０６の第１の入力に動作可能に接続された出力を有する主発振器１００、位相検出器１０６の第２の入力に動作可能に接続された出力を有する従発振器１０２、及び位相検出器１０６の生誤り端末に動作可能に接続されたフォワード利得適応モジュールを含む。 - 特許庁

The variable phase shifter is provided with: an amplifier 101 having a phase shift characteristic wherein the phase is varied with input power under the operation within a saturated region; and a variable gain means 102 for varying, within the saturated region, the input power given to the amplifier 101, and the gain by the variable gain means 102 varies the phase.例文帳に追加

本発明の可変位相器は、飽和領域内の動作での入力電力によって位相が変化する移送特性を有する増幅器１０１と、増幅器１０１の入力電力を前記飽和領域で変化させる可変利得手段１０２とを備え、可変利得手段１０２の利得量によって位相を変化させるようにする。 - 特許庁

To provide a phase interpolation device which operates normally even when one of two input clock signals having the same frequency and different phases changes in phase halfway or even when the two input clock signals have full amplitudes between a power supply voltage and a ground voltage during generation of a phase interpolation signal having a phase adjusted within a range between the different phases from the two input clock signals.例文帳に追加

同じ周波数と異なる位相を有する２つの入力クロック信号から、これら異なる位相の間の範囲で調節した位相を有する位相補間信号を生成するにあたって、一方の入力クロック信号の位相が途中で切り替わった場合でも、２つの入力クロック信号が電源電圧およびグランド電圧の間でフルに振幅する場合でも、正常に動作する位相補間装置を提供する。 - 特許庁

To solve the problem that noise characteristics are deteriorated when RC phase shifters cascade connected for multi-stages are used for an RF input and an LO injection level is lowered when the RC phase shifters are used for an LO input for realizing a broadband image rejection mixer apparatus.例文帳に追加

広帯域なイメージリジェクションミキサ装置を実現するために、多段に従属接続したＲＣ移相器をＲＦ入力に用いると雑音特性が劣化し、ＬＯ入力に用いるとＬＯ注入レベルが低下する。 - 特許庁

Besides, the in-phase input of the receiver 1 and the inverse phase input of the receiver 2 are respectively terminated to a terminating voltage V by resistors 4 and 5 and resistors 10 and 11 serially connected while having the same resistance value are inserted between them.例文帳に追加

また、レシーバ１の同相入力及びレシーバ２の逆相入力をそれぞれ抵抗４，５で終端電圧Ｖに終端するとともに、これらの間に同一抵抗値を持つ直列接続された抵抗１０，１１を挿入する。 - 特許庁

A DC bias is applied to a negative phase input of the comparator 108 by BIAS 106, and a voltage acquired by adding a threshold 107 to the BIAS 106 as a reference voltage is applied to a positive phase input of the comparator 108.例文帳に追加

比較器１０８の逆相入力はＢＩＡＳ１０６によりＤＣバイアスが印加され、比較器１０８の正相入力には基準電圧としてＢＩＡＳ１０６にしきい値１０７を加算した電圧を印加する。 - 特許庁

When selectors 6 and 7 input a regular phase sampling clock CLK to the A/D converter 1 and input a reverse phase sampling clock CLK' to the A/D converter 2, selectors 8 and 9 output the digital signals Sd3 and Sd4 as they are.例文帳に追加

セレクタ６，７がＡ／Ｄ変換器１に正相サンプリングクロックＣＬＫを入力し、Ａ／Ｄ変換器２に逆相サンプリングクロックＣＬＫ′を入力したとき、セレクタ８，９はデジタル信号Ｓｄ３，Ｓｄ４をそのまま出力する。 - 特許庁

Thus, the phase combined voltage of the voltage input from the first and second input ends 3a and 3b are output from one of the first and second output ends 3c and 3d, and reverse phase combined voltage is output from the other end.例文帳に追加

これにより、第１及び第２入力端３ａ，３ｂから入力した電圧の同相合成電圧を第１又は第２出力端３ｃ，３ｄの一方から出力し、逆相合成電圧を他方から出力する。 - 特許庁

To obtain a limiter amplifier circuit which is capable of providing excellent responsiveness and preventing DC output levels of a positive-phase output signal and an opposite-phase output signal from being equal to each other when a differential input signal is not input.例文帳に追加

良好な応答性を得ることができ、差動入力信号が入力されていない場合に正相出力信号と逆相出力信号のＤＣ出力レベルが等しくなるのを防ぐことができるリミッタアンプ回路を得る。 - 特許庁

When measured phase angles of the cams 6a, 6b are input from an input part 26, a cam profile referencing the phase angle is established by CPU3 and rotation speed of a motor 4 is controlled based on the cam profile.例文帳に追加

測定したカム６ａ、６ｂの位相角度を入力部２６から入力すると、その位相角度を基準にしたカムプロファイルがＣＰＵ３で設定され、そのカムプロファイルに基づいたモータ４の回転速度の制御が行なわれる。 - 特許庁

The phase comparator 150 receives an output of a buffer 102 receiving an input signal IN1 and an output of a buffer 104 receiving an input signal IN2 and provides outputs of signals SLOW and FAST being phase comparison results.例文帳に追加

位相比較器１５０は、入力信号ＩＮ１を受けるバッファ１０２の出力および入力信号ＩＮ２を受けるバッファ１０４の出力を受けて位相比較結果である信号ＳＬＯＷ、ＦＡＳＴを出力する。 - 特許庁

When the selectors 6 and 7 input the reverse phase sampling clock CLK' to the A/D converter 1 and input the regular phase sampling clock CLK to the A/D converter 2, the selectors 8 and 9 exchange and output the digital signals Sd3 and Sd4.例文帳に追加

セレクタ６，７がＡ／Ｄ変換器１に逆相サンプリングクロックＣＬＫ′を入力し、Ａ／Ｄ変換器２に正相サンプリングクロックＣＬＫを入力したとき、セレクタ８，９はデジタル信号Ｓｄ３，Ｓｄ４を入れ替えて出力する。 - 特許庁

An automatic threshold control part(ATC) 6 reduces an in-phase noise by setting up an input to a differential format and setting up peak detectors to positive phase/reverse phases, respectively, and optimizes an identification level in accordance with input amplitude.例文帳に追加

自動しきい値制御部（ＡＴＣ）６は、入力を差動形式とし、正相・逆相にピーク検出器をそれぞれ設定することにより同相ノイズの低減を図るとともに、入力振幅に合わせて識別レベルを最適化する。 - 特許庁

Electric charges corresponding to an input signal V1p are stored in the capacitors 6p, 12p and electric charges corresponding to an input signal V1m are stored in the capacitors 6m, 12m respectively in a sampling phase before the hold phase.例文帳に追加

ここで、ホールドフェーズの前のサンプリングフェーズには、上記各キャパシタ６ｐ・１２ｐには、入力信号Ｖ１ｐに応じた電荷が蓄積され、上記各キャパシタ６ｍ・１２ｍには、入力信号Ｖ１ｍに応じた電荷が蓄積されている。 - 特許庁

A clock multiplexer 116 receives a first clock input and provides a clock output 118 and determines a low phase output level in the clock output in response to a low phase input level in a first clock output.例文帳に追加

クロックマルチプレクサ１１６は、第１のクロック入力を受信し、クロック出力１１８を提供し、第１のクロック出力における低フェーズ入力レベルに応答してクロック出力における低フェーズ出力レベルを判定する。 - 特許庁

The zero-phase vector is determined from input sector information, and the arrangement order is determined according to the parity discriminating information of an input sector and an output sector.例文帳に追加

配置順序は、入力セクター情報から零相ベクトルを決定し、入力セクターおよび出力セクター情報の偶数・奇数判別情報に従って決定する。 - 特許庁

An optical signal processing apparatus has an optical input port 1, and four-stage optical phase receiving means cascade-connected to the optical input port 1.例文帳に追加

第１の実施形態に係る光信号処理装置は、光入力用ポート１と、光入力用ポート１に縦続に接続された四段の光位相受信手段とを備える。 - 特許庁

Since the input impedance of Gm1 and Gm2 are extremely large, the current fed back can flow into neither of reverse-phase input terminals in2 of Gm1 nor Gm2, thus, it becomes I1+I2=0.例文帳に追加

Gm1、Gm2の入力インピーダンスは非常に大きいので、帰還された電流はGm1、Gm2のどちらの逆相入力端子in2にも流れ込むことができないからI1+I2=0となる。 - 特許庁

To provide a clock-supplying system, allowing a clock or bipolar data to input and protecting from the phase variation of an output clock at the time, when an input signal is cut or switched.例文帳に追加

クロックまたはバイポーラデータを入力可能とし、入力信号の断および切替時に出力クロックの位相変動を防止するクロック供給装置を提供する。 - 特許庁

An output signal from the phase comparator 39 is fed to one input of the AND circuit 43, and a control signal from a control section is fed to the other input.例文帳に追加

アンド回路４３の一方の入力には位相比較器３９の出力信号が供給され、他方の入力には制御部からの制御信号が供給される。 - 特許庁

An input signal/phase relation is restored from the recording of the memory 14, and input to the device 11, so that it is possible to reproduce circumstances leading to the occurrence of the fault.例文帳に追加

メモリ１４の記録から入力信号／位相関係を復元してデバイス１１に入力することにより、障害発生に至った状況を再現する。 - 特許庁

AC input terminals of the converter 12 are connected to the single-phase power supply 1, and DC output terminals of the converter 12 are connected to DC input terminals of the inverter 13.例文帳に追加

コンバータ１２の交流入力端子は単相電源１に接続され、コンバータ１２の直流出力端子は、インバータ１３の直流入力端子に接続される。 - 特許庁

To provide a digital phase-locked loop which can perform high-speed pull-in at the initial stage of locking and reduces an effect of an input signal jitter or input noise.例文帳に追加

ロック動作の初期において高速引き込みを可能とすると伴に入力信号ジッタや入力雑音の影響の小さなディジタルフェーズロックドループを提供すること。 - 特許庁

Moreover, a converting section 11 is provided on the input side of the section 13 to reduce the rising time of input signals and phase differences are detected with high precision.例文帳に追加

また、位相検出部１３の入力側には、入力信号の立ち上がり時間を短縮する変換部１１が設けられており、高精度に位相差を検出できる。 - 特許庁

The semiconductor integrated circuit employs two phase comparators that compare a leading edge and a trailing edge of an input signal with those of a signal resulting from delaying the input signal.例文帳に追加

入力信号と、それを遅延させた信号を生成し、各々の信号の立ち上がりエッジ、および立ち下がりエッジを２個の位相比較器によって比較する。 - 特許庁

To provide a steel sheet having low temperature toughness in a welded joint part (such as the vicinity of a welding line at the time of high heat input welding and a two phase region heated part at the time of low heat input welding).例文帳に追加

溶接継手部（大入熱溶接時の溶接線近傍、小入熱溶接時の二相域加熱部など）の低温靭性に優れた鋼板を提供する。 - 特許庁

In accordance with a specific embodiment, the input buffer utilizes a reference voltage input VREF during a calibration phase of operation but not when in an active operation mode.例文帳に追加

特定の実施の形態によれば、入力バッファは、動作のキャリブレーションフェーズであって、アクティブな動作モードではない間に基準電圧入力ＶＲＥＦを利用する。 - 特許庁

The phase signal 14 is input to a loop filter 14, converted to a frequency control signal 13, and connected to a frequency control input of the voltage control transmitter 8.例文帳に追加

位相信号１４はループフィルタ１５に入力され周波数制御信号１３に変換されて電圧制御発信器８の周波数制御入力に接続される。 - 特許庁

A signal source SW15 of synchronizing pulses 5 is coupled to an input of a phase detector 50, which has another input coupled to an oscillator 300/400.例文帳に追加

同期パルス５の信号源ＳＷ１５は位相検出器５０の入力に結合され、位相検出器５０の別の入力は発振器３００／４００に結合される。 - 特許庁

A signal source SW15 of synchronizing pulses 5 is coupled to an input of a phase detector 50 which has another input coupled to the oscillator 300/400.例文帳に追加

同期パルス５の信号源ＳＷ１５は位相検出器５０の入力に結合され、位相検出器５０の別の入力は発振器３００／４００に結合される。 - 特許庁

The synchronous signal processing device applied to the above system includes an external reference synchronous signal input part 21 to which a reference synchronous signal is supplied from the outside, wherein the phase of the reference synchronous signal and the phase of a video signal generated in the computer device are compared by a phase comparing part 30 to detect a phase difference.例文帳に追加

同期信号処理装置は、外部から基準同期信号が供給される外部基準同期信号入力部２１を備え、基準同期信号の位相と、コンピュータ装置内で生成させた映像信号の位相とを、位相比較部３０で比較して、位相差を検出する。 - 特許庁