「instruction buffer」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In accordance with continuous instruction sequence indexes stored in the FIFO type buffer 101, an instruction determination unit 102 selects the microcodes 112 corresponding to the continuous number of the instruction sequence indexes 107 from the microcodes 112.例文帳に追加

命令判断ユニット１０２は、ＦＩＦＯ型バッファ１０１に記憶された連続する命令シーケンスインデクスに対応して、マイクロコード１１２から、命令シーケンスインデクス１０７の連続する数に対応するマイクロコード１１２を選択する。 - 特許庁

A data transferring part 4 successively executes instruction columns in a program 6, and reads out and multiplexes data d1, d2, d3 and d4 from a buffer memory 3 based on a reading instruction, and outputs interruption j to a CPU 5 based on an interrupting instruction.例文帳に追加

データ転送部４は、プログラム６内の命令列を順に実行し、読み出し命令を基にバッファメモリ３からデータｄ１，ｄ２，ｄ３，ｄ４を読み出して多重化し、割り込み命令を基に、ＣＰＵ５に対して割り込みｊを出力する。 - 特許庁

An application program 110 allows an input instruction queue 103 of an operating system 10 to store an input instruction 113, and transmits transmission data stored in an output buffer 115 through an output instruction processing part 101 to an opposite system 20 according to an output instruction 111.例文帳に追加

アプリケーションプログラム１１０は、入力命令１１３をオペレーティングシステム１０の入力命令キュー１０３に格納させた後、出力バッファ１１５に格納された送信データを出力命令１１１により出力命令処理部１０１を介して相手システム２０に送信する。 - 特許庁

An input and output buffer control circuit 9 controls an external output controls in a usual mode so that the external output can be output if an identifying signal P for a fetch instruction is not active as well as the external output can not be output to an address buffer 11 and an input/output data buffer 12 if the identifying signal P for the fetch instruction is active.例文帳に追加

通常のモードでは、入出力バツファ制御回路９は、命令フェッチ認識信号Ｐがアクティブな時アドレス出力バツファ１１およびデータ入出力バツファ１２に対し外部出力をしないように、また命令フェッチ認識信号Ｐがアクティブでないときは出力できるように制御する。 - 特許庁

The vector arithmetic unit includes: an arithmetic part having a register; an arithmetic unit for performing a vector arithmetic operation by using the data of the register; and a data buffer for storing arithmetic result data; and an arithmetic control part having an instruction issuing part for issuing a vector arithmetic instruction to the arithmetic part and a data buffer management part for storing data buffer management information.例文帳に追加

ベクトル演算装置は、レジスタ、レジスタのデータを用いベクトル演算する演算器、及び演算結果データを格納可能なデータバッファを備える演算部と、演算部へベクトル演算命令を発する命令発行部及びデータバッファ管理情報を保持するデータバッファ管理部を備える演算制御部とを具備する。 - 特許庁

At the time of the generation of a restoration processing instruction, when the buffer status flag 10 is in a set state, the program return address is returned and supplied from the stack buffer register 11 to a program counter 3a.例文帳に追加

復帰処理命令の発生時にバッファステータスフラグ１０がセット状態であれば、スタックバッファレジスタ１１からそのプログラム戻り番地をプログラムカウンタ３ａに戻し供給する。 - 特許庁

An AU rearrangement control part 60 executes an instruction to rearrange the sequence in bit streams of the encoded picture data so as not to disrupt a decoder buffer, based on the decoder buffer fill amount.例文帳に追加

ＡＵ並び換え制御部６０は、デコーダバッファ充足量に基づき、符号化されたピクチャデータのビットストリーム中での順序をデコーダバッファが破綻しないように並び換える指示を行う。 - 特許庁

If the SLM includes the memory buffer and another instruction for displaying data of the memory buffer, the next sub-panel is written and the data of the preceding and following sub-panels provided for display may be deleted.例文帳に追加

ＳＬＭが記憶バッファをおよび記憶バッファのデータを表示する別の命令備えていれば、次のサブパネルが書かれ、表示するために用意する後前のサブパネルのデータを消してもよい。 - 特許庁

The look-ahead load address is stored in a look-ahead operand buffer 600, and the controller 300 indexes the operand buffer 600 when the load instruction is reperformed.例文帳に追加

先読みされたロードアドレスは先読みオペランドバッファ６００に格納され、キャッシュ制御装置３００は前記ロード命令が再び実行された際に先読みオペランドバッファ６００を索引する。 - 特許庁

The instruction buffer stores a part of the data read by the control part which exceeds the bus width of the CPU 132, and when the CPU 132 executes the instruction reading cycle to the ROM 133 with the successive address next, the control part outputs the data retained by the instruction buffer to the data bus of the CPU 132.例文帳に追加

そして、命令用バッファは、制御部が読み出したデータをＣＰＵ１３２のバス幅を超えている分だけ格納し、制御部は、ＣＰＵ１３２が次回に連続するアドレスでＲＯＭ１３３に対する命令読み出しサイクルを実行すると、命令用バッファが保持しているデータをＣＰＵ１３２のデータバスに出力する。 - 特許庁

When an instruction to change a scramble key is input through a scramble change instruction device 41, a random number output device 42 outputs a generated pseudo random number to a scramble key buffer 61.例文帳に追加

スクランブル変更指令器４１を介して、スクランブル鍵の変更の指令が入力された場合、乱数出力器４２は、生成した疑似乱数をスクランブル鍵バッファ６１に出力する。 - 特許庁

A data transmission validity determination section 14 outputs the transmission instruction output from the instruction output section 13, when the data stored in the data transmission buffer 11 meets a determination condition.例文帳に追加

データ送信有効判定部１４は、データ送信バッファ１１に記憶されたデータが判定条件を満たす場合に、命令出力部１３から出力された送信命令を出力する。 - 特許庁

An attenuation instruction generating section 380 outputs an attenuation instruction pulse SW once the level of the output signal of the output buffer 150 exceeds the level of the compression characteristic control signal.例文帳に追加

減衰指令発生部３８０は、出力バッファ１５０の出力信号のレベルが圧縮特性制御信号のレベルを越えるのに応じて減衰指令パルスＳＷを出力する。 - 特許庁

An ICBI address buffer is mounted on this processor for holding the address of the instruction cache block which should be invalidated by an ICBI instruction in the execution pipe line of the processor.例文帳に追加

プロセッサの実行パイプラインにおいてペンディング状態にあるＩＣＢＩ命令によって無効化されるべき命令キャッシュブロックのアドレスを保持するためにＩＣＢＩアドレスバッファが装備される。 - 特許庁

Next, the instruction controller 10 decides whether or not there is a free space for two or more entries in an MIB in the L1 cache memory when it is decided that there is a free space in the instruction buffer.例文帳に追加

続いて、命令制御装置は、命令バッファに空きがあると判定された場合に、Ｌ１キャッシュメモリ内のＭＩＢに少なくとも２エントリ以上の空きがあるか否かを判定する。 - 特許庁

When an address signal on an address bus 3 coincides with the break address, a comparator 13 controls a buffer 16, and the break instruction is given to a CPU 1 through a data bus 5 for instruction.例文帳に追加

アドレスバス３上のアドレス信号がブレークアドレスに一致すると、比較器１３によってバッファ１６が制御され、ブレーク命令が命令用データバス５を介してＣＰＵ１に与えられる。 - 特許庁

To inexpensively provide a high performance information processing technology by attaining effective lookahead of a branch instruction and update of an instruction buffer prepared for subroutine restoration by a small amount of hardware.例文帳に追加

少量のハードウエアで効果的な分岐命令先読みとサブルーチン復帰に備えた命令バッファの更新を実現し、高性能な情報処理技術を低価格で提供する。 - 特許庁

Storage means 2-1 to 2-n preserve instruction fetch information composed of an issue interval between instruction fetch timing, which is sampled by trace driven simulators 1-1 to 1-n corresponding to respective element processors, on the assumption of complete hit of an instruction cache and issue timing of a preceding instruction, which occupies an instruction buffer entry to store a fetched instruction, and a fetch address.例文帳に追加

各単体プロセッサに対応するトレースドリブンシミュレータ１−１〜１−ｎで採取した、命令キャッシュが完全にヒットすると仮定したときの命令フェッチタイミングと、フェッチした命令が格納されるべき命令バッファエントリを占有していた先行命令の発行タイミングとの発行間隔、及びフェッチアドレスからなる命令フェッチ情報を記憶手段２−１〜２−ｎに保存する。 - 特許庁

The issue information is validated from the second and subsequent execution of an instruction flow and temporarily stored in the issue information buffer (ISINF).例文帳に追加

発行情報は、命令フローの２回目以降の実行から有効となり、発行情報バッファに一時的に保存される。 - 特許庁

A committing function circuit is constituted so as to receive the pair of set/clear bits from the temporary result buffer 206 when the instruction is committed.例文帳に追加

コミット機能回路は、命令がコミットされると、一時結果バッファ２０６からセット／クリア対ビットを受け取るように構成される。 - 特許庁

When a CPU 100 is to execute a branch system instruction, in order to read the instruction data of the address of the skip destination again, instruction data on a program, which is abandoned without being used in spite of lookahead into an instruction queue buffer 103 according to instruction lookahead operation for high-speed operation execution, can be used as control signal inside the system.例文帳に追加

ＣＰＵ１００が、分岐系命令を実行する時には、飛び先アドレスの命令データを改めて読み出すために、高速動作実行のための命令先読み動作により命令キューバッファ１０３に先読みされるが使用されずに捨てられてしまうプログラム上の命令データを、装置内部の制御信号として使用可能とする。 - 特許庁

When a cancel instruction is inputted in a period from an instruction of recording up to the buffering of initial data of prescribed quantity in the buffer, the buffered data are not stored in the storage means, and only when there is no cancel instruction, the buffered data are stored in the storage means.例文帳に追加

記録指示されてからバッファに最初の所定量のデータがバッファリングされるまでの間に、キャンセル指示されるとバッファリングしたデータを記憶手段に記録せず、キャンセル指示されなければバッファリングしたデータを記憶手段に記録する。 - 特許庁

By combining them and a simultaneous decoding analysis means and using them, the instruction segmentation control from the instruction buffer register to the instruction register is performed at a timing delayed for one cycle stage compared to a conventional technique and mounting is easily realized.例文帳に追加

これらと同時デコード解析手段を組み合わせて用いることにより、従来技術より１サイクルステージ遅いタイミングで命令バッファレジスタから命令レジスタへの命令切り出し制御を行うことができ実装を容易に実現することができる。 - 特許庁

If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address.例文帳に追加

プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。 - 特許庁

This system is constituted so that certain desired information valid for the debugging of a system 10 can be written in the buffer 40 when the instruction is retired.例文帳に追加

システムは、そのシステム(10)のデバッギングに有用なある所望の情報が、命令のリタイア時にバッファ(40)に書き込まれるように構成され得る。 - 特許庁

Furthermore, in response to the instruction, fade-in processing is performed at the beginning of a second reproduced audio signal that is read out and the signal is stored in a buffer memory.例文帳に追加

また前記指令に応じて、読み出した第２の再生音声信号の開始部にフェードイン処理を行い、バッファメモリに蓄積する。 - 特許庁

The reception buffer clock control part 37 on the clock master side generates a fixed clock from a variable clock part 32 and clears the reception buffer part 30 upon reception of the instruction from the start up completion notification detection part 39.例文帳に追加

クロックマスタ側の受信バッファ・クロック制御部３７は、可変クロック部３２から固定クロックを発生させ、スタートアップ完了通知検出部３９から指示を受けると、受信バッファ部３０をクリアする。 - 特許庁

When a transfer interruption instruction from a low-order device 200 is canceled, a buffer validity circuit 32 reports the number of pieces of data, which are stored in the data buffer 38 up to the moment, to a read address updating circuit 33.例文帳に追加

下位装置２００からの転送中断指示が解除されると、バッファ有効回路３２はそれまでにデータバッファ３８に蓄えられたデータ数をリードアドレス更新回路３３に通知する。 - 特許庁

A read control memory 4 stores addresses of the switch buffer 1 or the message memory 2 and a transmission instruction flag, denoting whether the address is an address of the switch buffer 1 or the address of the message memory 2 for each channel.例文帳に追加

リードコントロールメモリ４には、各チャネル毎に、スイッチバッファ１又はメッセージメモリ２のアドレスと、このアドレスがスイッチバッファ１のアドレスかメッセージメモリ２のアドレスかを示す送出指示フラグが記憶される。 - 特許庁

For example, when this device is provided with four instruction pipe lines, a reorder buffer 6 manages information related with four instructions substantially simultaneously extracted from a main storage device by an instruction fetch part 1.例文帳に追加

例えば、４本の命令パイプラインを有する構成とした場合、リオーダバッファ６は、命令フェッチ部１が主記憶装置から実質的に同時に取り出した４つの命令に関する情報を管理している。 - 特許庁

A register file array 554 is selected for storing an execution result of a retirable instruction in its completion; and a temporary buffer 552 is selected for storing an execution result of non-retirable instruction in its completion.例文帳に追加

レジスタファイルアレイ（５５４）は、完了時に退避可能な命令の実行結果をストアするために選択され、一時バッファ（５５２）は、完了時に退避不可能な命令の実行結果をストアするために選択される。 - 特許庁

A display compensating device 2 successively outputs the instruction information obtained from an input device of a user, to a graphic device 4, and the updated instruction information for a predetermined period, is stored in a buffer.例文帳に追加

ディレイ補償装置２は、利用者の入力装置１から得られる指示情報を順次グラフィクス装置４に出力すると共に、最新の一定期間の指示情報をバッファに格納する。 - 特許庁

This makes it possible to read instruction data from the cache memory 102 while the branch instruction is being executed for the instruction fetch to the predicted branch address and to either leave no instruction data on the branch address held in the branch target buffer 104 or reduce the amount of data held, so as to reduce the circuit scale.例文帳に追加

これにより、予測分岐先アドレスに対する命令フェッチで分岐命令実行時にキャッシュメモリ１０２から命令データを読み出すことが可能となり、分岐ターゲットバッファ１０４に分岐先アドレスの命令データを保持しない、あるいは保持するデータ量を減らすことが可能であり、回路規模を削減できる。 - 特許庁

The store buffer circuit 12 determines, when a store instruction is output from a central processing unit 60, whether a store instruction for the same address on a main storage device 70 as the preceding store instruction is stored; and when determining it is stored, outputs the stored store instruction to a merge circuit 11.例文帳に追加

そして、ストアバッファ回路１２は、中央処理装置６０からストア命令が出力されると、当該ストア命令と主記憶装置７０上で同一のアドレスに対するストア命令を記憶しているか否かを判定し、記憶していると判定した場合は、この記憶しているストア命令をマージ回路１１に出力する。 - 特許庁

When a plotting data processing instruction 101 is recognized, in plotting processors 11 and 12, plotting data processing is executed for preparing plotting data and storing them in video buffers A and B and when a video buffer display switching instruction 102 is recognized, video buffer display switching processing is executed for switching the video buffers A and B.例文帳に追加

描画処理装置１１，１２は、描画データ処理命令１０１を認識すると、描画データを作成してビデオバッファＡ，Ｂに格納する描画データ処理を実行し、ビデオバッファ表示切替命令１０２を認識すると、ビデオバッファＡ，Ｂを切り替えるビデオバッファ表示切替処理を実行する。 - 特許庁

To provide a data processor automatically discriminating a loop program, and reducing power under size-variable lock control to an instruction buffer.例文帳に追加

ループプログラムを自動判別し、命令バッファに対するサイズ可変のロック制御による低電力化を行うことのできるデータプロセッサを提供する - 特許庁

A drawing part 340 draws a map moved by the instruction operation and the superimposed images corresponding to the moved image in the drawing buffer 352.例文帳に追加

描画部３４０は、その指示操作による移動後の地図と、その移動後の地図に対応する重畳画像とを描画バッファ３５２に描画する。 - 特許庁

The character resolution decision part 52 analyzes the character rendering instruction to detect information on characters to be rendered, and saves the information in an internal buffer.例文帳に追加

文字解像度決定部５２では、文字描画命令を解析し、描画する文字の情報を検出し、その情報を内部バッファに保存する。 - 特許庁

A temporary result buffer 206 is constituted so as to receive register bit modification information provided by an instruction from the executing unit 204.例文帳に追加

一時結果バッファ２０６は、実行ユニット２０４から、命令によって与えられたレジスタ・ビット変更情報２１２を受け取るように構成される。 - 特許庁

At the time of generation of a sub-routine branch processing instruction, a program return address (i) of a program counter 3a is saved and stored in not only a stack memory but also a stack buffer register 11, and a buffer status flag 10 is set.例文帳に追加

サブルーチン分岐処理命令の発生時にプログラムカウンタ３ａのプログラム戻り番地（ｉ）をスタックメモリ９だけでなくスタックバッファレジスタ１１にも待避格納するとともに、バッファステータスフラグ１０をセットする。 - 特許庁

To eliminate the need for a plurality of buffers, when they are required in a repeated use of a plurality of instructions such as in a loop instruction in a semiconductor device and the range of repetition includes boundaries of respectively independent buffers in an instruction buffer.例文帳に追加

半導体装置において、ループ命令のような複数の命令を繰り返し使用するとき、繰り返しの範囲が命令バッファ内のそれぞれ単独のバッファ間の境界を含む場合、複数のバッファが必要となる。 - 特許庁

The processing engine includes an execution unit for executing a machine readable instruction to be dispatched and an instruction buffer 502 for temporarily storing plural transferred machine readable instructions.例文帳に追加

処理エンジンは、ディスパッチされるマシン読出し可能命令を実行する実行ユニットと、実行ユニットにディスパッチする前に、転送された複数のマシン読出し可能命令を一時的に格納する命令バッファ５０２とを含む。 - 特許庁

An execution result of an instruction capable of being evacuated in time of completion is stored in a register file, and an execution result of an instruction not capable of being evacuated in time of the completion is stored in a temporary buffer so as to execute the instruction independently of program order and to store the execution results from a plurality of functional units.例文帳に追加

プログラム順序と無関係に命令を実行し、複数の機能ユニットからの実行結果をストアするため、完了時に退避可能な命令の実行結果はレジスタファイルにストアし、完了時に退避不可能な命令の実行結果は一時バッファにストアする。 - 特許庁

Upon receiving reception data from the opposite system 20, an input instruction processing part 102 of the operating system 10 stores the reception data in an input buffer 112 according to the corresponding input instruction in the input instruction queue 103, and communicates it to an interruption processing part 104.例文帳に追加

オペレーティングシステム１０は、入力命令処理部１０２で、相手システム２０から受信データを受信すると、入力命令キュー１０３内の対応する入力命令にしたがって、入力バッファ１１２に受信データを格納し、割り込み処理部１０４に通知する。 - 特許庁

A GPU 5 bitmap-transfers the texture to the rear frame buffer 42 from the texture buffer 43 to write the background image when receiving a bitmap transfer instruction for the texture from a CPU 1, and sticks the texture to sight face of an object three-dimensionally drawn to the rear frame buffer 42 by texture mapping when receiving an instruction for the texture mapping from the CPU 1.例文帳に追加

ＧＰＵ５はＣＰＵ１よりテクスチャのビットマップ転送命令を受けた場合には、テキスチャバッファ４３から裏フレームバッファ４２にテクスチャをビットマップ転送して背景画像の書き込みを行い、ＣＰＵ１よりテクスチャマッピングの命令を受けた場合には、裏フレームバッファ４２に３次元描画された物体の視覚面へのテクスチャの貼り付けをテクスチャマッピングにより行う。 - 特許庁