「instruction buffer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A return point management 121 gives the instruction of the initialization of a reference picture buffer to an encoder 124.例文帳に追加

復帰ポイント管理部１２１はエンコード部１２４へ参照ピクチャバッファの初期化を指示する。 - 特許庁

To make a device small-sized by making a necessary silicon area small by using a small-sized limited instruction buffer.例文帳に追加

小形の限定命令バッファを用いて必要なシリコン領域を小さくし、装置を小形化する。 - 特許庁

The instruction issuing part edits a second instruction to store arithmetic result data in the data buffer when the sequence of the first instruction and the second instruction is changeable based on the dependency of a plurality of instructions in the same register.例文帳に追加

命令発行部は、同一レジスタでの複数の命令の依存関係に基づき、第１命令と第２命令とが順番変更可能な場合、演算結果データをデータバッファに格納するよう第２命令を編集する。 - 特許庁

An instruction A, a synchronizing instruction and an instruction C outputted from an arithmetic unit 1 to a local bus 100 are stored in a system buffer 51 of a bus controller 5 and transferred to a system bus 300.例文帳に追加

演算装置１からローカルバス１００に出された命令Ａ、同期命令、命令Ｃが、バス制御装置５のシステムバッファ５１に格納され、システムバス３００に転送される。 - 特許庁

The circuit for multiple sub-routine call instruction and the circuit for low-power loop are shared to dispense with the instruction buffer exclusive for the low-power loop instruction, whereby the increase of circuit scale is suppressed.例文帳に追加

多重サブルーチンコール命令用の回路と低電力用ループの回路とを共有化し、低電力ループ命令専用の命令バッファを不要とし、回路規模の増加を抑える。 - 特許庁

Then, if a VLIW type instruction comprising n-normal instruction is accumulated in the buffer 105, the VLIW type instruction is issued to a computing element 108 and is executed.例文帳に追加

そして、ｎ個の通常命令からなるＶＬＩＷ型命令が同バッファ１０５に蓄積されると、演算器１０８に対して本ＶＬＩＷ型命令が発行されて実行される。 - 特許庁

A dispatch circuit determines which instruction in the buffer is ready to be executed, and issues the instruction that is ready for execution.例文帳に追加

ディスパッチ回路はバッファ内のどの命令が実行の準備ができているかどうかを判定し、準備ができた命令を実行のために発行する。 - 特許庁

A CPU 4 carries out the program by sequentially reading the instruction codes stored in regular order in the instruction buffer 7b.例文帳に追加

ＣＰＵ４は、インストラクションバッファ７ｂに格納された正規の順番からなる命令コードを順次読み出すことにより、プログラムの実行を行う。 - 特許庁

Subsequently, the ID (RID) of the loading/storing buffer used to execute the read data information and the load instruction after the load instruction is executed is received.例文帳に追加

続いて、ロード命令実行後のリードデータ情報及びロード命令の実行に使用されたロード／ストアバッファのＩＤ（ＲＩＤ）を受信する。 - 特許庁

The value to be referred to from the texture map is supplied to an interpolating part 74, and the value referred to from the instruction map is written in an instruction buffer 52.例文帳に追加

テクスチャマップから参照された値は、補間部７４に供給され、命令マップから参照された値は、命令バッファ５２に書き込まれる。 - 特許庁

To improve hit rates in an instruction cache and a TLB (translation lookaside buffer) when a native code running in a main route in a virtual instruction code execution environment.例文帳に追加

仮想命令コード実行環境において、ネイティブコードのメインルート走行時のインストラクションキャッシュおよびＴＬＢのヒット率の向上を図る。 - 特許庁

After the storage of instruction code to the repeat buffer 14 is completed, supply of instruction code from the repeat buffer 14 to an instruction fetch unit 18 is performed every time when the program execution is returned to the head of the repeat block by repetition of the repeat block.例文帳に追加

リピートバッファ１４への命令コードの格納を終了した後は、リピートブロックの反復により、リピートブロックの先頭にプログラム実行が戻るたびに、命令フェッチユニット１８にリピートバッファ１４から命令コードを供給する構成とされている。 - 特許庁

The socket management means 31 allows a maximum reception buffer size revision means 34 to revise a maximum reception buffer size 103 of the socket 36 into a maximum reception buffer size to be extended on the basis of the maximum reception buffer size revision instruction.例文帳に追加

ソケット管理手段３１は、最大受信バッファサイズ変更指示に基づいて、最大受信バッファサイズ変更手段３４により、ソケット３６の最大受信バッファサイズ１０３を、拡張する最大受信バッファサイズに変更する。 - 特許庁

Each prefetch buffer has a tag register for storing branch addresses and a data register for storing instruction data.例文帳に追加

各プリフェッチバッファは、分岐アドレスを格納するタグレジスタおよび命令データを格納するデータレジスタを有する。 - 特許庁

A socket information control means 35 gives the maximum reception buffer size revision instruction to a socket management means 31.例文帳に追加

ソケット情報制御手段３５は、最大受信バッファサイズ変更指示をソケット管理手段３１に渡す。 - 特許庁

METHOD AND APPARATUS FOR DYNAMICALLY MANAGING INSTRUCTION BUFFER DEPTH FOR NON-PREDICTED BRANCH例文帳に追加

予測されなかったブランチに対する命令バッファの深さを動的に管理するための方法および装置 - 特許庁

An address comparison/buffer control part 11b1 discriminates kinds of a first instruction packet and a second instruction packet issued after the first instruction packet, compares a first address specified by the first instruction packet with a second address specified by the second instruction packet, and outputs an instruction to connect the first and second instruction packets.例文帳に追加

アドレス比較・バッファ制御部１１ｂ１は、第１の命令パケット及び第１の命令パケットの後に発行される第２の命令パケットの種類を判別し、第１の命令パケットが指定する第１のアドレスと第２の命令パケットが指定する第２のアドレスとを比較し、第１及び第２の命令パケットを結合する指示を出力する。 - 特許庁

By the instruction, AUs accumulated in an AU buffer 70 and outputted from the encoding part 40, or AUs delayed in an AU delay buffer 80 are outputted.例文帳に追加

この指示により、ＡＵバッファ７０に蓄積された符号化部４０から出力されたＡＵ、又はＡＵ遅延バッファ８０で遅延されたＡＵが出力される。 - 特許庁

A cell storage buffer 14 stores various short cells of virtual connections and quality classes in an intermingled way according to an instruction of a free buffer management section 13.例文帳に追加

セル保管バッファ１４には、空きバッファ管理部１３の指示に従って、様々な仮想コネクション及び品質クラスのショートセルが混在して格納される。 - 特許庁

To provide an electronic system provided with an instruction programmable processor like a digital signal processor provided with a primary program cache memory and an instruction buffer sub system 40.例文帳に追加

１次のプログラム・キャッシュ・メモリおよび命令バッファ・サブシステム４０を有する、ディジタル信号プロセッサのような命令プログラマブル・プロセッサを含む電子システムを提供する。 - 特許庁

A reference relation setting circuit 320 sets the reference relation of execution results of a preceding instruction when the subsequent instruction is registered with the buffer 330.例文帳に追加

参照関係設定回路３２０は、後続命令の命令追越しバッファ３３０への登録時に、先行命令の実行結果の参照関係を設定する。 - 特許庁

When the buffer (9) is full, the read instruction saving means (13) generates a write instruction for writing the read instruction into a main memory (8), and sends to the main memory (8) the write instruction for writing the read instruction from a read instruction write/read generating means (16) after a write pointer (14) generates a write address of the main memory (8).例文帳に追加

バッファ（９）が一杯の場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）のライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。 - 特許庁

When an overlay display instruction is issued, a portion of the input image buffer region within an image buffer is released to secure an overlay image buffer region and the input image stored in the image buffer and the overlay image are composited and outputted, based on the image buffer control.例文帳に追加

オーバーレイ表示の指示がある場合、画像バッファ内の入力画像用バッファ領域の一部を開放して、オーバーレイ画像用バッファ領域を確保し、その画像バッファ制御に基づいて、画像バッファに記憶された入力画像とオーバーレイ画像とを合成して出力する。 - 特許庁

This receiving circuit 41 consists of a normal instruction hold buffer 417 from the circuit 31, a busy generating part 418 that outputs a normal instruction execution busy signal 91 to the circuit 31 when a buffer is full, a special instruction executing part 419 and an IO controller 45.例文帳に追加

受信回路４１では、送出回路３１からの通常命令保持バッファ４１７とバッファ満で送出回路３１に通常命令実行ビジー信号９１を出すビジー生成部４１８と特殊命令実行部４１９とＩＯコンロトローラ４２から構成される。 - 特許庁

In a sound output terminal device 100, a buffer control section 122 adjusts a buffer size of a jitter buffer 128 in accordance with a sound output mode setting-instructed in an instruction receiving section 120.例文帳に追加

音声出力端末装置１００において、バッファ制御部１２２は、指示受付部１２０において設定指示された音声出力モードに応じて、ジッタバッファ１２８のバッファサイズを調節する。 - 特許庁

Then, the carriage controller 10 assigns the carriage instruction whose priority is the highest from among the carriage instruction candidate list to the unmanned carrier which issues the carriage instruction request after confirming the operating states of buffer stations B1 and B2.例文帳に追加

この搬送指示候補リストの中から最も優先度の高い搬送指示をバッファステーションＢ１，Ｂ２の稼動状態を確認後、搬送指示要求のあった無人搬送車に割りあてる。 - 特許庁

An instruction decoder 38 decodes a signal from an instruction buffer 36 and when the semiconductor memory cell reaches an automatic refresh mode, an automatic refresh signal aref of a prescribed level is sent to an input buffer generator 34 and a low active generator 40.例文帳に追加

命令デコーダ３８は、命令バッファ３６からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに達すると、所定レベルの自動リフレッシュ信号arefを入力バッファジェネレータ３４とローアクティブジェネレータ４０に送る。 - 特許庁

The instruction word length of the branching instruction including the instruction processed as the operand is outputted to a program counter 8, the address of the program counter 8 is updated and a queue buffer 2 is not flashed at the branching instruction (BJMP).例文帳に追加

前記オペランドとして処理した命令を含む当該分岐命令の命令語長をプログラムカウンタ８に出力してプログラムカウンタ８のアドレスを更新させるとともに、この分岐命令（ＢＪＭＰ）のときはキューバッファ２のフラッシュを行わない。 - 特許庁

An output instruction means 94 causes the input information retained in the buffer high in the output priority to be output.例文帳に追加

出力指示手段９４は、出力優先度の高いバッファに保持された入力情報を出力させる。 - 特許庁

In a VDP 76, drawing data are prepared in a frame buffer 82 based on a drawing instruction from a display CPU 72.例文帳に追加

ＶＤＰ７６では表示ＣＰＵ７２からの描画指示に基づいてフレームバッファ８２に描画データを作成する。 - 特許庁

The buffer circuit stores the update data according to the update instruction selectively to the register array and the bypass register.例文帳に追加

該バッファ回路は該更新データを該レジスタ列と該バイパスレジスタとに該更新命令に従って選択的に記憶する。 - 特許庁

To reduce the area of a chip, to suppress the cost of the chip, to incorporate much more functions in one chip and to realize instruction processing in a half data buffer using amount by controlling the write and the read of a data buffer.例文帳に追加

ベクトル要素数長分の要素をデータバッファに書き込んでいたために、ベクトル要素数長のデータバッファが必要になりチップ面積が大きくなる。 - 特許庁

A socket control means 5 issues a maximum reception buffer size revision instruction for designating a communication process identifier, a socket identifier, and a maximum reception buffer size to be extended.例文帳に追加

ソケット制御手段５は、通信プロセス識別子，ソケット識別子および拡張する最大受信バッファサイズを指定する最大受信バッファサイズ変更指示を発行する。 - 特許庁

For example, on the occurrence of an incoming call, a CPU monitors the overflow of each buffer, sets a flag denoting occurrence of the overflow to each buffer wherein the overflow takes place, and stacks an instruction code of the arrival of the call to a buffer of the next stage.例文帳に追加

例えば、着信が発生した際、ＣＰＵが各バッファのオーバーフローを監視し、オーバーフローが発生したバッファ毎にオーバーフロー発生を示すフラグをセットし、次段のバッファに着信の命令コードを積み重ねる。 - 特許庁

When branch prediction information is obtained from a branch target buffer (BTB) or the like, an instruction of a predicted branch destination is fetched without fetching a remaining part of the branch instruction.例文帳に追加

ブランチターゲットバッファ（ＢＴＢ）などにより分岐予測情報が得られると、分岐命令の残部をフェッチすることなく、予測された分岐先の命令がフェッチされる。 - 特許庁

A bus controller +(4) which performs bus control over an external memory (2) is equipped with instruction buffers (Buf4, Buf8, and BufC), flags (Flg4, Flg8, and FlgC) intrinsic to the instruction buffers, and a buffer control circuit (30).例文帳に追加

外部メモリ（２）のバス制御を行うバスコントローラ（４）は、複数個の命令バッファ（Ｂｕｆ４，Ｂｕｆ８，ＢｕｆＣ）、夫々の命令バッファに固有のフラグ（Ｆｌｇ４，Ｆｌｇ８，ＦｌｇＣ）、及びバッファ制御回路（３０）を備える。 - 特許庁

In the test mode, the driving ability of the output buffer is not initialized by the reset instruction by the external reset signal or the reset instruction caused by a standby release instruction by an external standby signal, and a preceding setting state is maintained.例文帳に追加

テストモードでは、外部リセット信号によるリセット指示、外部スタンバイ信号によるスタンバイ解除指示に起因するリセット指示では出力バッファの駆動能力は初期化されずに前の設定状態を維持する。 - 特許庁

In the case of fetching the instruction stored in the instruction buffer 13 by the CPU core, the access cycle is guaranteed and the operation of the instruction cache is not performed, so that the power efficiency can be improved.例文帳に追加

したがって、ＣＰＵコアが命令バッファ１３に格納された命令をフェッチする場合にはアクセスサイクルが保証されると共に、命令キャッシュの動作が行なわれないので電力効率を向上させることが可能となる。 - 特許庁

The instruction controller 10 decides whether or not there is free space in an instruction buffer storing instruction fetch data received from an L1 cache memory storing frequently used data that are stored in a main memory.例文帳に追加

開示する命令制御装置は、メインメモリに記憶されるデータのうち利用頻度の高いデータを記憶するＬ１キャッシュメモリから受信した命令フェッチデータを保存する命令バッファに空きがあるか否かを判定する。 - 特許庁

A memory transfer routine detection circuit 12 inspects the instruction code and operand code of an instruction sequence stored in an instruction buffer 11, then, detects the combination of instructions expressing data transfer processing in a data cache 29.例文帳に追加

メモリ転送ルーチン検出回路１２は、命令バッファ１１に格納された命令列の命令コード及びオペランドコードを検査することにより、データキャッシュ２９内でのデータ転送処理を表す命令の組合せを検出する。 - 特許庁

A rearranging part 7a sequentially reads the instruction codes of the program stored in the nonvolatile semiconductor memory 8, and rearranges the instruction codes rearranged in compiling, into normal order and stores them in an instruction buffer 7b.例文帳に追加

並べ替え部７ａは、不揮発性半導体メモリ８に格納されたプログラムの命令コードを順番に読み出し、コンパイル時に並び替えられた命令コードを正常な順番に並び替えてインストラクションバッファ７ｂに格納する。 - 特許庁

The buffer control circuit allocates intrinsic values that low-order bits of an instruction address possibly have to the instruction buffers and prefetches instructions to the instruction buffers corresponding to the address order determined by the low-order bits from the address following a prescribed instruction fetch address as a starting point.例文帳に追加

バッファ制御回路は、前記夫々の命令バッファに命令アドレスの下位複数ビットが採り得る固有値を割当て、所定の命令フェッチアドレスの後続アドレスを基点に前記下位複数ビットによるアドレス順に対応する命令バッファに命令をプリフェッチする。 - 特許庁

On the other hand, when the branch prediction by the branch predicting part (16) is different from the branch judgment result by a branch judgment part (17) as for the branch instruction, the instruction buffer part (11) outputs the instruction from the saved instruction string, and returns the residual instructions to the original area.例文帳に追加

一方、当該分岐命令について分岐予測部（１６）による分岐予測と分岐判定部（１７）による分岐判定結果とが異なるとき、命令バッファ部（１１）は、退避させた命令列の中から命令を出力し、残りの命令を元の領域に戻す。 - 特許庁

A drawing buffer 351 stores a map and superimposed images displayed when receiving an instruction operation for map movement.例文帳に追加

描画バッファ３５１は、地図移動の指示操作を受け付けた際に表示されていた地図および重畳画像を保持する。 - 特許庁

A picture selected from the buffer 104 by the control unit 102 is the one taken a constant period before the time when the instruction of recording occurs.例文帳に追加

制御部102がバッファ104から選び出す画像は、記録指示が発生した時刻より一定時間前のものである。 - 特許庁