「instruction buffer」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A buffer 105 temporarily stores a symbol sequence in preparation for retransmission, and outputs the stored symbol sequence to a transmission portion selecting section 106 in accordance with an instruction of a retransmission request determining section 109.例文帳に追加

バッファ１０５は、シンボル列を再送に備えて一時的に記憶し、再送要求判定部１０９の指示に従って、記憶したシンボル列を送信部分選択部１０６へ出力する。 - 特許庁

A pre-processing section 22 reads image data that are stored in a storage section 21 and photographed by a photographing section 31 according to an instruction of a still picture control section 23 and stores the read data to a buffer 24.例文帳に追加

前処理部２２は、静止画制御部２３の指示により、記憶部２１に記憶されている撮像部３１で撮像された画像データを読み出し、バッファ２４に記憶させる。 - 特許庁

The data output buffer block outputs the fail code to the outside through an input/output pin synchronizing with a read enable-signal during an activation section of a fail bit read instruction signal.例文帳に追加

データ出力バッファブロックはフェイルビット読み出し命令信号の活性化区間の間、前記フェイルコードを読み出しイネーブル信号に同期して、入出力ピンを通じて外部に出力する。 - 特許庁

The prefetch buffer 2 predicts a branch by determining whether the stored instructions read ahead from the memory 3 includes a branch instruction or not and informs the CPU 1 of the branch prediction result.例文帳に追加

プリフェッチバッファ２は、メモリ３から先読みして格納した命令の中に分岐命令が含まれるかどうかの分岐予測を行って、その分岐予測結果をＣＰＵ１へ通知する。 - 特許庁

The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.例文帳に追加

上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やＦＩＦＯバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁

AP 22 stores a command for gaining access to the file by a command I/O buffer in the memory space of the general purpose machine OS 2 in gaining access to the file and stores a channel program describing an instruction including a pointer to the command I/O buffer in the memory space of the general purpose machine OS 2.例文帳に追加

AP22は、ファイルをアクセスする際、汎用機OS２のメモリ空間上のコマンド用I/O バッファに上記ファイルをアクセスするためのコマンドを格納すると共に、上記コマンド用I/O バッファへのポインタを含む指令を記述したチャネルプログラムを汎用機OS２のメモリ空間に格納する。 - 特許庁

The data processor comprises a reproduction control part for reading out respective data and instructing the reproduction of images and sounds on the basis of the read data, a head for reading out data in each unit area on the basis of an instruction and a sound buffer and an image buffer for respectively storing sound data and video data.例文帳に追加

データ処理装置は、各データの読み出し、および、読み出されたデータに基づいて映像および音声の再生を指示する再生制御部と、指示に基づいて単位領域ごとにデータを読み出すヘッドと、音声データおよび映像データを蓄積する音声バッファおよび映像バッファとを有する。 - 特許庁

A code area 10 in which an instruction to be executed when processing is returned from an object function is stored and a stack area 11 as a work area are assigned to the RAM of a computer system in which a buffer overflow detection device (buffer overflow detection program) is integrated.例文帳に追加

バッファオーバーフロー検知装置（バッファオーバーフロー検知プログラム）が組み込まれたコンピュータシステムのＲＡＭ内には、対象関数から処理が戻った際に実行される命令が記憶されているコード領域１０と、作業領域であるスタック領域１１とが割り当てられる。 - 特許庁

A data buffer 3 receives a data input signal when the writing instruction signal WE is received, and drives the corresponding one of the bit lines BL and amplifies a minute reading signal transmitted to one of the bit lines BL to output a data output signal when the reading instruction signal RE is received.例文帳に追加

データバッファ３は、書き込み指示信号ＷＥを受けたときにデータ入力信号を受け、それぞれ対応するビット線ＢＬを駆動するとともに、読み出し指示信号ＲＥを受けたときにビット線ＢＬに伝達される微小な読み出し信号を増幅してデータ出力信号を出力する。 - 特許庁

The engine control command string transmitted to the printer 2 is stored in an engine control instruction buffer 8, an image is formed by the image data stored in a frame memory 7 as managing executing time of the printer engine 4 by an engine control instruction scheduler 9 by the engine control command string and printed on a sheet of recording paper.例文帳に追加

プリンタ装置２に送られたエンジン制御コマンド列をエンジン制御命令バッファ８に保存し、エンジン制御コマンド列によりエンジン制御命令スケジューラ９でプリンタエンジン４の実行時間管理をしながらフレームメモリ７に保存された画像データにより作像して記録紙に印刷する。 - 特許庁

Then, when the graphic plotting commands can be synthesized in time series, the synthetic graphic plotting instruction is generated by a synthetic processing part 22 of graphic plotting instruction, transferred to a plotting processing part 24 of synthetic graphic and a plotting processing optimized to the synthetic graphic is performed to a page buffer here.例文帳に追加

そして、このバッファ内の図形描画コマンドが時系列順に合成可能であれば、図形描画命令合成処理部２２で合成図形描画命令を生成して合成図形描画処理部２４へ渡し、ここで合成図形に最適化された描画処理をページバッファに対して行う。 - 特許庁

The applications corresponding to the control messages used by the applications are instructed to acquire the control messages from the buffer areas 4e and 4f inside the RAM (a message acquiring instruction means).例文帳に追加

上記の制御用メッセージを使用する対応するアプリケーションには、当該制御用メッセージをＲＡＭ内バッファ領域４ｅ，４ｆから取得することが指令される（メッセージ取得指令手段）。 - 特許庁

The sequencer logic issues a plurality of instructions associated with a long latency operation to one performance unit, while blocking instructions from the instruction buffer logic from being issued to that performance unit.例文帳に追加

シーケンサ・ロジックは、長レイテンシ処理に関連する複数の命令を１つの実行ユニットに対して発行するとともに、命令バッファ・ロジックからの命令が当該実行ユニットに対して発行されるのをブロックする。 - 特許庁

An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer.例文帳に追加

キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。 - 特許庁

On the basis of a coordinate instruction P, a CPU 1 reads HRTF coefficient data (h) from an HRTF coefficient data memory M2 and reads the waveform data from a waveform buffer memory M1 by frame units.例文帳に追加

ＣＰＵ１は、座標命令Ｐに基づいて、ＨＲＴＦ係数データメモリＭ２からＨＲＴＦ係数データｈを読み出すとともに、フレーム単位で波形バッファメモリＭ１から波形データを読み出す。 - 特許庁

The device comprises a receiving buffer having a plurality of recording areas having continuous addresses assigned thereto, a control circuit executing an instruction based on information recorded in the receiving buffer, and a communication circuit communicating with an external device, and received information received by the communication circuit from the external device is recorded separately in recording areas on the receiving buffer shown by discontinuous addressed.例文帳に追加

連続するアドレスを付与された複数の記録領域を有する受信バッファ、受信バッファに記録された情報に基づく命令を実行する制御回路、及び外部装置と通信する通信回路を備え、通信回路が外部装置から受信した受信情報を、不連続なアドレスにて示される受信バッファ上の記録領域に分割して記録する。 - 特許庁

The data processing device comprises a central processor for transmitting a signal CCLK to a coprocessor if a coprocessor type instruction is decoded, the coprocessor for decoding the coprocessor type instruction upon receipt of the signal CCLK and the loop buffer for receiving instructions within a loop from a program memory and storing the instructions within the loop when the coprocessor decodes a loop operation from the coprocessor type instruction.例文帳に追加

データ処理装置は、もし、コプロセッサタイプ命令がデコーディングされれば、コプロセッサに信号ＣＣＬＫを伝達する中央処理装置と、信号ＣＣＬＫの受信によりコプロセッサタイプ命令をデコーディングするコプロセッサと、ループ内の命令をプログラムメモリから受け取り、コプロセッサがコプロセッサタイプ命令からループ動作をデコーディングする時に、ループ内の命令を貯蔵するループバッファと、を含む。 - 特許庁

An input means 1 is provided with a dedicated key composed of a copy instruction key for instructing the storage of data to become a copy object to plural data storage buffers, a sticking instruction key for instructing the extraction of stored data to the plural data storage buffers and a data storage buffer instruction key for selecting each of data storage buffers comprising the plural data storage buffers.例文帳に追加

前記入力手段１に、前記複数のデータ記憶バッファに対して複写対象となるデータの格納指示を行う複写指示キーと、前記複数のデータ記憶バッファに対して格納しているデータの取り出し指示を行う貼付指示キーと、前記複数のデータ記憶バッファを構成する各データ記憶バッファを選択せしめるデータ記憶バッファ指示キーとからなる専用キーを設ける。 - 特許庁

The data transfer circuit includes: a latch section 905 which latches a training pattern data input with a training pattern load instruction one bit at a time whenever the training pattern load instruction is input, and a buffer section 907 which loads the training pattern data latched to the latch part 905 responding to a strobe signal.例文帳に追加

本発明のデータ伝達回路は、訓練パターンロード命令とともに入力される訓練パターンデータを、前記訓練パターンロード命令が入力される度に１ビットずつラッチするラッチ部９０５と、ストローブ信号に応じて、前記ラッチ部９０５にラッチされる訓練パターンデータをロードするバッファ部９０７とを備えることを特徴とする。 - 特許庁

If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.例文帳に追加

ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁

A VDP 135 reads the plate-like polygons and the character-shaped objects on the basis of a draw instruction from a display CPU 131, and prepares drawing data in a frame buffer 142 by using the read image-data.例文帳に追加

ＶＤＰ１３５では表示ＣＰＵ１３１からの描画指示に基づいて、板状ポリゴン及びキャラクタ形状オブジェクトを読み出し、その読み出した画像データを用いてフレームバッファ１４２に描画データを作成する。 - 特許庁

The data transfer part of the I/O control part transfers the data between the storage device and the general-purpose device by use of the local buffer without using a bus based on an operation request instruction from the control part.例文帳に追加

Ｉ／Ｏ制御部のデータ転送部は、コントロール部からの動作要求指示に基づき、バスを介すことなく、ローカルバッファを利用して、ストレージデバイスと汎用デバイスとの間でデータを転送することを特徴とする。 - 特許庁

When not entering an internal operation mode, an external clock generation circuit 40 receives an "H" level mode instruction signal RDY, and generates an external clock signal T1 synchronized with a write command buffer signal TXLWE.例文帳に追加

外部クロック発生回路４０は、内部動作モードにエントリしていないときには、「Ｈ」レベルのモード指示信号ＲＤＹを受けて、ライトコマンドバッファ信号ＴＸＬＷＥに同期した外部クロック信号Ｔ１を発生する。 - 特許庁

To provide a printer, a printing instruction device, a printing system, a printing method, a program and a recording medium, capable of preventing loss of printing opportunity by effectively using a limited queue buffer.例文帳に追加

限られた待ち行列バッファを有効に利用して、印刷機会の損失を防止することができるプリンタ装置、印刷指示装置、印刷システム、印刷方法、プログラムおよび記録媒体を提供することを目的とする。 - 特許庁

A plurality of fold decoders are respectively connected to the different sets of consecutive entries in an instruction fetch buffer stack, and the contents of the consecutive entries are checked with respect to the variable number of variable length instructions which may be folded.例文帳に追加

複数個の畳込みデコーダが、各々、命令フェッチバッファスタック内の異なる組の相次ぐエントリへ結合されており、且つ畳込むことが可能な可変長命令の可変数に対し該相次ぐエントリの内容をチェックする。 - 特許庁

When the band allocation multiplex instruction J is absent, the channel of the channel selection switch 5 is switched and connected, corresponding to the data storage amount of the input buffers 3-1 to 3-n and the storage data from the input buffer are multiplexed statistically.例文帳に追加

帯域割当多重指示Ｊが無い場合、入力バッファ３−１〜３−ｎのデータ蓄積量に応じてチャネル選択スイッチ５のチャネルを切替接続し入力バッファからの蓄積データを統計多重する。 - 特許庁

By a band allocation multiplex instruction J, the channel of a channel selection switch 5 is forcibly selected, switched and connected, storage data from the input buffer corresponding to the selected channel are multiplexed 1 and a securing band is secured.例文帳に追加

帯域割当多重指示Ｊで、チャネル選択スイッチ５のチャネルを強制的に選択切替接続し、選択されたチャネルに対応する入力バッファからの蓄積データを多重し、確保帯域を確保する。 - 特許庁

This cutting system 20 has a buffer 30 sequentially storing a user program pointer from a user program execution unit 22, an in-block sequence, an execution state flag, and an interpolation instruction position from a track generator 23 in each interpolation period.例文帳に追加

切削加工システム（２０）は、ユーザプログラム実行器（２２）からのユーザプログラムポインタ、軌跡生成器（２３）からのブロック内シーケンス、実行状態フラグ、および補間指令位置を、補間周期毎に順次記憶するバッファ（３０）を備えている。 - 特許庁

On receipt of an instruction to load data from the storage to the memory, the addresses conversion index buffer registers the addresses of a corresponding virtual page and the storage to thereby complete processing without reading/writing data between the memory and the storage.例文帳に追加

これにより、ストレージからメモリへのデータロードの指示に際して、このアドレス変換索引バッファには、当該仮想ページとストレージのアドレスを登録する事により、メモリとストレージ間のリード・ライトを発生させずに処理を完了することができる。 - 特許庁

A switching section 3 inputs the original bit stream A outputted from the buffer section 2 and the converted bit stream (a) outputted from the transcoder 1 and outputs the corresponding frame by switching the frame to either one in accordance with an instruction from the outside.例文帳に追加

切替部３はバッファ部２出力の原ビットストリームＡとトランスコーダ１出力の変換ビットストリームａとを入力し対応するフレームを外部からの指示でいずれか一方に切り替えて外部へ出力している。 - 特許庁

The instruction notifies that the discontinuity in the numbering of image frames of the video sequence is intentionally performed, and the number of image frames to be given by the buffer memory are used instead of an image frame not present at a decoder.例文帳に追加

上記の指示は、ビデオシーケンスの画像フレームの番号付けにおける不連続が意図的であることを知らせ、またバッファメモリによって与えられる数の画像フレームが、デコーダに存在しない画像フレームの代わりに使用される。 - 特許庁

A repeat detection circuit 16 detects whether the bus citizenship right acquiring node is repeated by a fixed pattern or not from the buffer 15, and when the node is repeated by the regulated number of times, sends a disturbance instruction to the logical part 12.例文帳に追加

繰り返し検出回路１６は、バス使用権獲得ノードが一定のパターンで繰り返されているかを獲得ノード監視バッファ１５から検出し、規定回数繰り返されていれば獲得ノード決定論理部１２に攪乱指示を送る。 - 特許庁

When such a decision is made at a step S1 that the disk is loaded, the standby state for instructing the start of video recording is considered at a step S2, and video data and audio data are acquired by an input of the instruction for the start of video recording and held in a buffer memory.例文帳に追加

ステップＳ１でディスクが装着されたと判定された場合、ステップＳ２で録画開始指示待機状態とされ、録画開始指示の入力により、ビデオデータおよび音声データが取得されてバッファメモリに保持される。 - 特許庁

An open system file input/output means 41 acquires the command in the command I/O buffer indicated by the instruction in the channel program with the inter-OS data transfer means 3 and executes the system-provided function corresponding to the command.例文帳に追加

オープン系ファイル用入出力手段41は、チャネルプログラム中の指令が指し示す上記コマンド用I/O バッファ中のコマンドを、OS間データ転送手段３を用いて取得し、そのコマンドに対応するシステム提供関数を実行する。 - 特許庁

In execution of the repeat block in the program, for example, storage of instruction code from the head of the repeat block onto a repeat buffer 14 is started when the program execution is returned to the head of the repeat block by the first repetition of the repeat block.例文帳に追加

たとえば、プログラム中のリピートブロックの実行時、リピートブロックの最初の反復により、リピートブロックの先頭にプログラム実行が戻るタイミングから、リピートバッファ１４上にリピートブロックの先頭からの命令コードの格納を開始する。 - 特許庁

A mouse device comprises an image read portion, a temporary storage buffer which holds image data, and a position recognition portion which recognizes a logical position of the image read portion and is further equipped with an origin setting/resetting instruction portion, which specifies logical origin as a relative read start point of the image read portion and an image read instruction portion which begins reading the image data.例文帳に追加

マウス装置は、画像読取部と画像データを保持する一時記憶バッファと、画像読取部の論理的な位置を認識する位置認識部とから構成され、更に、画像読取部の相対的な読み取り開始点である論理原点を指定する原点設定／解除指示部と、画像データを読み取り始める画像読取指示部とを備える。 - 特許庁

When the quantity of data transferred from a host device is equal to the capacity of a data buffer contained in a magnetic tape device 7, a CPU 1 gives an instruction to a bus controller 2 to change the data transfer destination from the device 7 to a magnetic disk device 4.例文帳に追加

ＣＰＵ１は上位装置から転送されてきたデータ量が磁気テープ装置７内のデータバッファ量に達すると、バスコントローラ２に対してデータの転送先を磁気テープ装置７から磁気ディスク装置４へ変更を行うよう命令を出す。 - 特許庁

The processing unit 4 is adapted for receiving requested data 13 that corresponds to one of the issued data read requests, for assigning the requested data 13 to the corresponding instructions buffered in the instruction buffer 3, and for processing said instructions in order to generate an output data stream 10.例文帳に追加

第２の命令処理ユニット(4)は発行されたデータ読み出し要求のうちの１つに対応する要求データ(13)を受信し、該要求データ(13)を命令バッファ(3)にある対応する命令に割り当て、該命令を処理して出力データストリーム(10)を生成する。 - 特許庁

A memory module 15M comprising a plurality of SDRAM chips connected to an address bus 63 is controlled by a memory controller 40 provided with a CPU instruction analysis section 41, an SDRAM control section 43, a buffer circuit 45, and a switching control circuit 49.例文帳に追加

アドレスバス６３に接続された複数のＳＤＲＡＭチップからなるメモリモジュール１５Ｍは、ＣＰＵ命令解析部４１と、ＳＤＲＡＭ制御部４３と、バッファ回路４５と、切替制御回路４９と、を備えるメモリコントローラ４０によって制御される。 - 特許庁

When a command concerning to a control instruction having no effect on print operation is received, that command is executed even if print data stored in a receiving buffer 22 before receiving that command is not yet printed.例文帳に追加

このプリンタ制御コマンドのうち、印刷に影響しない制御命令に関するコマンドを受信した場合には、このコマンドを受信する前に受信バッファ２２に格納されていた印刷用データを印刷する前であっても、そのコマンドを実行する。 - 特許庁

A character to be transmitted to a FIFO buffer memory 4 and a mark character for instructing and controlling transmission completion for an LSI 3 for communication are written through the control of firmware 1 for communication and a CPU 4 on the basis of a transmission instruction of an application.例文帳に追加

アプリケーションの送信指示に基づいて、ＦＩＦＯバッファメモリ４に伝送するキャラクタと通信用ＬＳＩ３に対する送信完了を指示制御するためのマークキャラクタを通信用ファームウェア１及びＣＰＵ２の制御を通じて書き込む。 - 特許庁

A simulation control part 210 receives the instruction of replay, and reads the moving path stored in the ring buffer 270, and displays the mechanical elements at the display picture of a display device 190 by using a solid model based on the read movement path, and replays simulation.例文帳に追加

シミュレーション制御部２１０は、リプレイの指示を受けると、リングバッファ２７０に記憶した移動経路を読み出し、この読み出した移動経路に基づいて、機械要素をソリッドモデルで表示装置１９０の表示画面に表示し、シミュレーションをリプレイする。 - 特許庁

When the same user data continue for the plurality of sectors, only user data of two sectors are transferred to a buffer memory and stored in an (N)th page and an (N+1)th page and a system controller 54 specifies the number of repeat of sectors and issues a repeat start instruction.例文帳に追加

同一のユーザデータが複数セクタ分連続する場合には、２セクタ分のユーザデータのみをバッファメモリに転送して第Ｎページと第Ｎ＋１ページに格納しておき、システムコントローラ５４がセクタリピート数を指定してリピート開始命令を発行する。 - 特許庁

A controlling processor 16 starts a storage of the execution result to a trace buffer when the trace start signal 1d becomes '1', and continues the storage of the execution result irrespective of an execution of the control instruction so long as the trace permission signal 1a is '1'.例文帳に追加

制御用プロセッサ１６は、トレース開始信号１ｄが”１”となったときに実行結果のトレースバッファへの格納を開始し、トレース許可信号１ａが”１”である限り制御命令の実行に関係なく実行結果の格納を継続する。 - 特許庁

A transmission buffer 106 temporarily preserves user data and a transmission part 107 modulates, amplifies and frequency-converts user data which is to be transmitted based on the instruction of the retransmission control part 105, and the resultant data is radio-transmitted from the antenna 101.例文帳に追加

送信バッファ１０６にて、ユーザデータを一時的に保存し、送信部１０７にて、再送制御部１０５の指示に基づいて送信すべきユーザデータに対して、変調、増幅、周波数変換等の処理を行ってアンテナ１０１から無線送信する。 - 特許庁