「instruction buffer」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The processor 1 includes a program control unit 8, and a branch mis-prediction buffer (BMB) 17 stores a correct instruction not predicted by a branch mechanism 14.例文帳に追加

プロセッサ１はプログラム制御ユニット８を備え、分岐誤予測バッファ（ＢＭＢ）１７は、分岐メカニズム１４によって予測されなかった正しい命令を記憶する。 - 特許庁

The buffer 102 holds the outgoing transmission data and outputs the outgoing transmission data to the frame preparation part 103 corresponding to an instruction from the allocation part 101.例文帳に追加

バッファ部１０２は、下り送信データを保持し、割り当て部１０１からの指示に従って下り送信データをフレーム作成部１０３に出力する。 - 特許庁

A correcting action such as change of dispatch speed or change of buffer capacity of the queues is performed by the queues based on a flow control instruction.例文帳に追加

フロー制御指示に基づいて、ディスパッチ速度の変更またはキューのバッファ容量の変更などの訂正処置を、キューによって実行することができる。 - 特許庁

An address generating section 17 generates an address mode 0-address based on the instruction from a control section 13 of PCM data of each channel and sets the address to a PCM data buffer 18.例文帳に追加

アドレス生成部１７は、各チャンネルのＰＣＭデータを制御部１３からの指示に基づき、アドレスｍｏｄｅ０＿ａｄｄｒｅｓｓを生成し、ＰＣＭデータバッファ１８へ設定する。 - 特許庁

The transmission and reception part 31 of the slave station sends a packet transmission stop instruction to a further subordinate slave station when the free capacity of the buffer 34 decreases.例文帳に追加

また、子局の送受信部３１も、データ保存用バッファ３４の空き容量が減少すると、さらに下位の子局にパケット送信停止命令を送信する。 - 特許庁

A transmission buffer 105 temporarily stores user data and outputs the same data repetitively for a prescribed number of times on the basis of the instruction of the re- transmission control section 104.例文帳に追加

送信バッファ１０５にて、ユーザデータを一時的に保存し、再送制御部１０４の指示に基づいて同一のデータを所定回数繰り返して出力する。 - 特許庁

A decoder 20 executes decoding processing for audio data read from an input buffer intermittently or continuously according to an instruction from a controller 100.例文帳に追加

デコーダ２０は、入力バッファ１０から読み出したオーディオデータを、制御部１００からの指示に応じて、間欠的もしくは連続的に復号処理を実行する。 - 特許庁

In the case where a Bin matching instruction is decoded, at a write-back data generator 360, a condition code is generated in accordance with contents of the Bin buffer 340.例文帳に追加

Ｂｉｎマッチング命令がデコードされた場合、ライトバックデータ生成器３６０ではＢｉｎバッファ３４０の内容に応じて条件コードが生成される。 - 特許庁

In a packet data outputting device DBA1, a packet buffer 260 stores input packets, and output buffer managing means (530, 540) manage packets to be outputted, and output a buffer designated by the output buffer managing means among the stored buffers according to the instruction of an output start instructor 520 for announcing the arrival of a prescribed output start time.例文帳に追加

パケットデータ出力装置DBA1において、パケットバッファ２６０は入力パケットを蓄積し、出力バッファ管理手段（５３０、５４０）は出力するパケットを管理し、所定の出力開始時刻に達っしたことを知らせる出力開始指示器５２０の指示に従って、蓄積されたバッファのうち出力バッファ管理手段が指定するバッファを出力する。 - 特許庁

When an instruction of still image capturing through an operation member 33 is made during video capturing after it is determined by the CPU 31 that the remaining storage capacity of the still image buffer is equal to or less than the predetermined value, the time point of the instruction of still image capturing is stored instead of storing the still image data in the still image buffer.例文帳に追加

ＣＰＵ３１により静止画用バッファの残存記憶容量が所定値以下であると判定された後に動画の撮影中に操作部材３３を介した静止画撮影の指示があったときは、静止画用バッファに静止画データを記憶する代わりに静止画撮影を指示した時点を記憶する。 - 特許庁

When the retransmission circuit 39 receives the assignment instruction from the assignment circuits 37, 38, the retransmission circuit 39 gives a retransmission output request of residual data of the buffer circuits 31, 32, and when the retransmission circuit 49 receives the assignment instruction from the assignment circuits 47, 48, the retransmission circuit 49 gives a retransmission output request of residual data of the buffer circuits 41, 42.例文帳に追加

再送回路３９は割付回路３７，３８から割付指示を受けると、バッファ回路３１，３２の残データの再送出力要求を送出し、再送回路４９は割付回路４７，４８から割付指示を受けるとバッファ回路４１，４２の残データの再送出力要求を送出する。 - 特許庁

Each entry of an instruction tracing buffer 330 has a Y operand subsequent reference entry information 335 which holds information about an entry number held by a subsequent instruction referring to the execution results of the instruction as a Y operand and a Z operand subsequent reference entry information 336 which holds information about the entry number held by the subsequent instruction referring to the execution results of the instruction as a Z operand.例文帳に追加

命令追越しバッファ３３０の各エントリにおいて、その命令の実行結果をＹオペランドとして参照する後続命令の保持されるエントリ番号に関する情報を保持するＹオペランド後続参照エントリ情報３３５と、その命令の実行結果をＺオペランドとして参照する後続命令の保持されるエントリ番号に関する情報を保持するＺオペランド後続参照エントリ情報３３５とを有する。 - 特許庁

The core processor logic loads the first new instruction from the patch table into the patch buffer, stores the first replacement cache line from the patch buffer into the lockable cache, and locks the first replacement cache line into the lockable cache.例文帳に追加

該コアプロセッサ論理は、第一新命令を該パッチテーブルから該パッチバッファ内にロードし、該第一置換キャッシュラインを該パッチバッファから該ロック可能なキャッシュ内に格納し、且つ該第一置換キャッシュラインを該ロック可能なキャッシュ内にロックさせる。 - 特許庁

Afterwards, when the settlement instruction of one commercial transaction is issued, the settlement processing of one commercial transaction is operated based on the merchandise sale data stored in the merchandise item buffer, and the merchandise item buffer is cleared, and the reading operation of the electronic tag reader is resumed.例文帳に追加

その後、１商取引の締め指示があると、商品アイテムバッファに記憶された商品販売データに基づいて当該１商取引を締め処理するとともに商品アイテムバッファをクリアし、電子タグリーダの読取動作を再開させる。 - 特許庁

When an instruction to collect data is issued from an instruction button 111, from among data stored in the ring buffer 110, data of a prescribed time period before and the subsequent data are read out in order for a prescribed term and stored in a memory card 108.例文帳に追加

指示ボタン１１１からデータ採取の指示が出されたとき、リングバッファ１１０に格納されているデータのうち、所定時間前のデータ以降のデータが所定期間にわたって順次読み出されてメモリカード１０８に記憶される。 - 特許庁

A branch destination address Apb corresponding to the branch instruction and delay slot information POS regarding an effective bit V and the final position of a delay slot instruction as branch history information are stored in a branch target buffer 241.例文帳に追加

分岐先バッファ２４１には、分岐命令のアドレスに対応して分岐先アドレスＡｐｂ、分岐履歴情報としての有効ビットＶ及び遅延スロット命令の最後の位置に関する遅延スロット情報ＰＯＳが格納されている。 - 特許庁

When white balancing is performed in response to an instruction input (control instruction) from a user accepted through an operation unit 121, white balancing is performed on the demosaic-processed three-primary-color data temporarily stored in the buffer memory 1043.例文帳に追加

操作部１２１を通じて受け付けたユーザーからの指示入力（調整指示）に応じたホワイトバランス調整を行う場合には、バッファメモリ１０４３に一時記憶したデモザイク処理された３原色データに対してホワイトバランス調整を行う。 - 特許庁

The data leakage from the input buffer is prevented by constituting input buffer erasure processing with an input management part which detects cancellation of an input processing and an input data processing part which erases data of an input data storage part (input buffer) by an input cancellation instruction from the input management part.例文帳に追加

入力処理の中止を検出する入力管理部と、入力管理部からの入力中止指示により入力データ記憶部（入力バッファ）のデータを消去する入力データ加工部とから入力バッファ消去処理を構成することにより入力バッファからのデータ漏洩を防止する。 - 特許庁

On the basis of a drawing instruction from a display CPU 72, a VDP 76 reads image data and generates drawing data in a frame buffer 82 using the read image data.例文帳に追加

ＶＤＰ７６では表示ＣＰＵ７２からの描画指示に基づいて、画像データを読み出し、その読み出した画像データを用いてフレームバッファ８２に描画データを作成する。 - 特許庁

When a total output instruction is issued, the total data of the merchandise sale data stored in the merchandise item buffer are output, and the reading operation of the electronic tag reader is stopped.例文帳に追加

合計出力指示があると、商品アイテムバッファに記憶された商品販売データの合計データを出力するとともに電子タグリーダの読取動作を停止させる。 - 特許庁

A matching process part 92 reads the current register updating data from the current register updating buffer 48 during instruction decoding, and stores it in data area of the reservation station 26.例文帳に追加

マッチング処理部９２は、命令デコード時に、最新レジスタ更新バッファ４８から最新のレジスタ更新データを読出してリザベーションステーション２６のデータ領域に格納する。 - 特許庁

A FIFO type buffer 101 inputs and stores the information of vertexes as the object of an arithmetic operation and an instruction sequence index 107 for identifying the content of the arithmetic operation.例文帳に追加

ＦＩＦＯ型バッファ１０１は、演算の対象である頂点の情報と、演算の内容を識別する命令シーケンスインデクス１０７とを入力して記憶する。 - 特許庁

Upon an instruction to store a display screen by an operation of a performance button 35, image data stored in the storing frame buffer are stored in a screen-shot storage area 153s.例文帳に追加

演出ボタン３５の操作により表示画面を記憶させる指示があると、記憶用フレームバッファに記憶されている画像データをスクリーンショット記憶領域１５３ｓに保存する。 - 特許庁

A cache device 1 includes: a WAY information buffer 79 wherein WAY information being a selection result of WAY in an instruction which has accessed a cache memory 14 is stored; and a control circuit 80 which controls, during repeated execution of a series of instruction groups, storing processing for storing WAY information in the instruction groups into a WAY information buffer 79 and readout processing for reading out WAY information from the WAY information buffer 79.例文帳に追加

本発明にかかるキャッシュ装置１は、キャッシュメモリ１４へアクセスした命令におけるＷＡＹの選択結果であるＷＡＹ情報を格納するＷＡＹ情報バッファ７９と、一連の命令群が繰り返し実行されている間に、当該命令群におけるＷＡＹ情報をＷＡＹ情報バッファ７９へ格納するための格納処理及びＷＡＹ情報バッファ７９からＷＡＹ情報を読み出すための読み出し処理を制御する制御回路８０と、を備える。 - 特許庁

In addition, the device has a page data base part 500 which stores the number of data bytes read from a receiving buffer at the point of time when an ending page instruction is received, in the unit of pages.例文帳に追加

さらに、終了ページ命令を受け取った時点での受信バッファから読み込んだデータバイト数をページ単位に記憶するページデータベース部５００を設ける。 - 特許庁

The system controller 203a then makes copy back to the update data on the cache line in the memory 204a, to which the instruction is issued, into a takeover buffer memory 214a.例文帳に追加

続いて、システムコントローラ２０３ａは、コピーバックインバリデート指示が行われたキャッシュメモリ２０４ａにおけるキャッシュラインの更新データを引継ぎ用バッファメモリ２１４ａにコピーバックする。 - 特許庁

Assignment circuits 37, 38 detect a faults in buffer circuits 31, 32 and gives an assignment instruction respectively to a distribution circuit 30, selection circuits 33, 34 and a retransmission circuit 39.例文帳に追加

割付回路３７，３８はバッファ回路３１，３２の障害を検出し、振り分け回路３０と選択回路３３と再送回路３９とに夫々割付指示を送出する。 - 特許庁

A memory access processing part 3 starts the reading of vector data from a main storage device 7 to a load buffer 64 in decoding a vector loading instruction read from the main storage device 7.例文帳に追加

メモリアクセス処理部３は、主記憶装置７から読み出されたベクトルロード命令の解読時に主記憶装置７からロードバッファ６４へのベクトルデータの読み出しを起動する。 - 特許庁

Based on the index information for which the instruction is input, the acoustic data corresponding to the index information is reproduced, and the acoustic data retained in the buffer part is successively reproduced.例文帳に追加

そして、入力指示のあったインデックス情報に基づいてインデックス情報に対応する音響データを再生し、続いてバッファ部に保持された音響データを再生する。 - 特許庁

Assignment circuits 47, 48 detect a fault in buffer circuits 41, 42 and gives an assignment instruction respectively to a distribution circuit 40, selection circuits 43, 44 and a retransmission circuit 49.例文帳に追加

割付回路４７，４８はバッファ回路４１，４２の障害を検出し、振り分け回路４０と選択回路４３と再送回路４９とに割付指示を送出する。 - 特許庁

Next, in response to this instruction, the buffer memory is configured so as to give the number of image frames corresponding to the discontinuity in the numbering of image frames, and the image frames to be given by the buffer memory are used in a decoding process.例文帳に追加

次に、この指示に応答して、上記のバッファメモリを、画像フレームの番号付けにおける不連続に対応する数の画像フレームを与えるように構成し、このバッファメモリによって与えられる画像フレームを復号プロセスにおいて使用する。 - 特許庁

For acquiring actual operand data, the data select flag indicating an operand data storage place is referred and data content is acquired from a reorder buffer 4 or a register file 3, when an instruction is sent out from the reservation station 5 to an instruction execution part 6.例文帳に追加

実際のオペランドデータを取得するのは、リザベーションステーション５から命令実行部６に命令を送出する際に、オペランドデータの格納先を示す、データセレクトフラグを参照し、リオーダバッファ４またはレジスタファイル３からデータの内容を取得する。 - 特許庁

An instruction code in the debugging program inputted from a debugging tool 52 through a JTAG interface terminal 6 is held in a MON CODE register 83 and further held in an instruction code buffer 87.例文帳に追加

ＪＴＡＧインタフェース端子６１を介してデバッグツール５２から入力されたデバッグプログラム中の命令コードをＭＯＮ＿ＣＯＤＥレジスタ８３によって保持し、さらに、ＭＯＮ＿ＣＯＤＥレジスタ８３によって保持された命令コードを命令コードバッファ８７に保持する。 - 特許庁

The high-performance superscalar processor architecture has a register file array (554) for storing an execution result of a savable instruction in its completion and a temporary buffer (552) for storing an execution result of non-savable instruction in its completion in order to store execution results from a plurality of functional units.例文帳に追加

複数の機能ユニットからの実行結果をストアするため、完了時に退避可能な命令の実行結果をストアするレジスタファイルアレイ（５５４）と、完了時に退避不可能な命令の実行結果をストアする一時バッファ（５５２）を備える。 - 特許庁

Data transfer is performed between a buffer section of one side of the memory bank and the nonvolatile memory section in response to instruction of access operation, in parallel to this operation, control of interleave operation performing data transfer between a buffer section of the other side of the memory bank and the outside can be performed.例文帳に追加

アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。 - 特許庁

Upon an instruction to store a display screen by an operation of a performance button 35, when there is predetermined remaining time after a termination of drawing, image data stored in the drawing frame buffer or display frame buffer are stored in a screen-shot storage area 153s.例文帳に追加

演出ボタン３５の操作により表示画面を記憶させる指示があると、描画終了後に所定の残存時間があるときに、描画用フレームバッファまたは表示用フレームバッファに記憶されている画像データをスクリーンショット記憶領域１５３ｓに保存する。 - 特許庁

A control part 135 of a ROM controller 134 increases an address value retained in a buffer, when an address outputted in an instruction reading cycle by a CPU 132 is matched with the address retained in the buffer, and reads data from a ROM 133 in the next cycle.例文帳に追加

ＲＯＭコントローラ１３４の制御部１３５は、バッファに保持されたアドレスに対して、ＣＰＵ１３２が命令読み出しサイクルで出力したアドレスが一致すると、バッファに保持されたアドレス値を増加させてその次のサイクルでＲＯＭ１３３よりデータを読み出す。 - 特許庁

If the accumulation and issuance of the VLIW type instruction are sequentially performed and an initial execution in the loop processing is terminated, in the second and thereafter repeated process, the VLIW type instructions accumulated in the instruction buffer 105 are sequentially issued and executed.例文帳に追加

上記ＶＬＩＷ型命令の蓄積及び発行が順次行なわれてループ処理における初回の実行が終了すると、２回目以降の繰り返しでは命令バッファ１０５に蓄積されているＶＬＩＷ型命令が順次発行されて実行される。 - 特許庁

When the oldest instruction among instructions stored in the reorder buffer is decided, a plurality of destination register names are outputted, a plurality of register name coincidence results are also outputted in order of an old instruction, and the number of retires is decided by a retire circuit 35.例文帳に追加

リオーダバッファ３内に記憶されている中で一番古い命令を決定すると、デイステイネーションレジスタ名を複数個出力するとともに、レジスタ名一致検索結果が古い命令から順に複数個出力され、リタイア回路３５でリタイア数が決定される。 - 特許庁

The TV 10 is provided with a CPU 25 for starting the video recorder 40, when a recording instruction to the video and sound signals received by the TV 10 are detected, and a memory 30 for a buffer for storing the video and sound signals on detecting the recording instruction.例文帳に追加

ＴＶ１０は、ＴＶ１０で受信した映像及び音声信号に対する録画指示を検知すると録画機器４０を起動させるＣＰＵ２５と、録画指示を検知した時点から映像及び音声信号を記憶するバッファ用メモリ３０とを備える。 - 特許庁

A current register updating data processing part 22 stores a value of the versatile register when the register updating instruction is not speculatively executed as the current register updating data in the current register updating buffer 48, and an execution result of the register updating instruction is overwritten when it is speculatively executed.例文帳に追加

最新レジスタ更新データ処理部２２は、最新レジスタ更新バッファ４８に最新のレジスタ更新データとして、レジスタ更新命令が投機実行されていないときは汎用レジスタの値を格納し、投機実行されたときはその実行結果を上書きする。 - 特許庁

In this case, a driver 3 analyzes a common plotting command from an application 1 through a GD 12, expands a page image corresponding to the plotting instruction in a page buffer 20A and preserves these contents as an image file 31 corresponding to the instruction of page completion.例文帳に追加

この場合、ドライバ３は、アプリケーション１からＧＤＩ２を通した共通の描画コマンドを解析して、その描画指示に対応するページイメージをページバッファ２０Ａへ展開していき、その内容をページ完了の指示に応じてイメージファイル３１として保存する。 - 特許庁

Once this instruction is received, an object character string acquisition part 142 acquires an object character string to be replaced and saves the character string in a buffer 148 including attribute added to the character string.例文帳に追加

この命令を受け付けると、対象文字列取得部１４２は、入替の対象となる文字列を取得し、その文字列に付加された属性も含めてバッファ１４８に退避する。 - 特許庁

The image data are read out in a VDP76 according to a drawing instruction from a display CPU 72; and the drawing data are created by establishing the read image data in a frame buffer 82.例文帳に追加

ＶＤＰ７６では表示ＣＰＵ７２からの描画指示に基づいて、画像データを読み出し、その読み出した画像データをフレームバッファ８２に設定することで描画データを作成する。 - 特許庁

A trace control circuit 15 receives the ID (AID) of loading/storing buffer 104 for storing data access information at the time of load instruction execution.例文帳に追加

トレース制御回路１５は、ロード命令実行時のデータアクセス情報及びロード命令実行時にデータアクセス情報が格納されるロード／ストアバッファ１０４のＩＤ（ＡＩＤ）を受信する。 - 特許庁