「inter-layer connection」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide an etching method for a metal film wherein a connection hole is formed at an inter-layer insulating film of a semiconductor substrate and a metal film comprising at least two layers is formed, and then a metal film other than the connection hole is removed by etching with no seam at the center of the connection hole widened.例文帳に追加

半導体基板の層間絶縁膜に接続孔を形成し、少なくとも２層からなる金属膜を形成した後、接続孔以外の金属膜を接続孔中心部の合わせ目の拡大がないようにエッチング除去する金属膜のエッチング方法を提供する。 - 特許庁

The inner layer part corresponding to the bonding pad part 6 is formed with a support copper pattern layer 15 comprising support wiring patterns 22 formed to the same layers as the copper wire pattern layers and support plug layers 23 formed in a way of applying inter-layer connection to the support wiring patterns 22.例文帳に追加

ボンディングパッド部６に対応する内層部に、銅配線パターン層と同層に形成された保持配線パターン２２と、これら保持配線パターン２２を層間接続するようにして形成された保持プラグ層２３とからなる保持銅パターン層１５を形成してなる。 - 特許庁

Especially, the formation end of solder resist formed at the lower substrate at a cavity bottom part is formed while providing a gap by a non-formation part with the end of the opening part of the upper substrate or the end of the opening part of the inter-substrate connection sheet to manufacture the multilayer circuit board of the all-layer IVH structure which has a cavity structure and high inter-layer connection reliability.例文帳に追加

特に、キャビティ底部の下側基板に形成されるソルダレジストの形成端が、上側基板の開口部の端部あるいは基板間接続シートの開口部の端部との間で非形成部による隙間を設けて形成することにより、キャビティ構造および高い層間接続信頼性を備えた全層ＩＶＨ構造を有する多層の回路基板を製造することができる。 - 特許庁

The semiconductor device comprises contacted parts 36, 46 formed in an inter insulation layer 120, a first wiring 17 which is formed on the inter insulation layer and arranged at a spacing shorter than a predetermined interval with respect to the contacted part, and second and third wirings 15, 16 respectively having connection regions 50a, 60a with the contacted part.例文帳に追加

半導体装置は、層間絶縁層１２０に形成されたコンタクト部３６，４６と、層間絶縁層上に形成され、前記コンタクト部に対して所定間隔より短い間隔で配置された第１配線１７と、コンタクト部との接続領域５０ａ，６０ａを有する第２，第３配線１５，１６と、を有する。 - 特許庁

In the semiconductor device, a first barrier layer 21 is provided in the state of covering the inner wall of a connection hole 15 provided on a first interlayer insulating film 13 on a substrate 11, and of a wiring groove 16 provided on a second inter-layer insulating film 14.例文帳に追加

基板１１上の第１の層間絶縁膜１３に設けられた接続孔１５および、第２の層間絶縁膜１４に設けられた配線溝１６の内壁を覆う状態で第１のバリア層２１が設けられている。 - 特許庁

An anode wire WYA1 extending from a segment A1 is entirely covered by an insulation layer 3, and the insulation layer 3 is removed from its portion electrically connected to an inter-anode connection wire WXA to form an opening part CH.例文帳に追加

セグメントＡ１から延在する陽極配線ＷＹＡ１は全体が絶縁層３で覆われ、陽極間接続配線ＷＸＡと電気的に接続される部分においては絶縁層３が除去され開口部ＣＨとなっている。 - 特許庁

A first supporting plug 22 is arranged in the first region so that the gas is charged or the first inter-layer insulation film is arranged between the first supporting plug 22 and the first connection plug, and reaches from the wiring layer to the base part, and further has a second Young's modulus.例文帳に追加

第１支持プラグ２２は、第１接続プラグとの間に、気体が充填されるかまたは第１層間絶縁膜が配設されるように第１領域内に配設され、配線層から下地部分に達し、且つ第２ヤング率を有する。 - 特許庁

An upper substrate having an opening and formed with a circuit and an insulation coating layer on a surface layer, an inter-substrate connection sheet having an opening and having a conductive hole having a through-hole filled with conductive paste, and a lower substrate formed with a circuit and an insulation coating layer on a surface layer are laminated, and heat and pressure are applied thereto.例文帳に追加

開口部を有し表層に回路と絶縁被膜層とが形成された上側基板と、開口部を有し貫通孔に導電性ペーストが充填された導通孔を有する基板間接続シートと表層に回路と絶縁被膜層とが形成された下側基板を積層し加熱加圧する。 - 特許庁

The processing time is greatly shortened as compared with processing including only a sputter step, and a uniform seed layer is formed; and complete via filling is not carried out, but conductive layer plating 10 on the seed layer is carried out, and barrier plating 12 on a surface is performed to prevent a copper plating layer from oxidizing, thereby making an inter-layer connection free of diffusion of copper in the resin.例文帳に追加

スパッタ工程のみと比較し大幅に処理時間を短縮するとともに、均一なシード層を作成し、シード層の上に完全なビアフィリングを行わず、コンフォーマルに導電層めっき１０を施し、銅めっき層の酸化防止のため表面にバリアめっき１２を施すことにより、樹脂に銅が拡散しない層間接続が可能となる。 - 特許庁

To manufacture a base material for a multilayer substrate by which inter-layer connection base on conductive paste is performed at low resistance and high reliability without generating chipped defects on a projection part of the conductive paste in a manufacturing process.例文帳に追加

製造過程で、導電性ペーストの突起部に欠損不良が生じることがなく、導電性ペーストによる層間導通を、低抵抗で、信頼性高く行う多層基板用基材を製造すること。 - 特許庁

In this route information setting method in a switching system of a connection layer 2, route information is set without performing inter- processor communication between a routing processor managing the route information and the main processor.例文帳に追加

コネクション型レイヤ２のスイッチングシステムにおけるルート情報設定方法において、ルート情報を管理するルーティングプロセッサ部とメインプロセッサ部のプロセッサ間通信を行うことなく、ルート情報を設定する。 - 特許庁

The connection portion 11 connecting between the inspection wiring 5 and inspection outside pad 16 is formed at a position apart from the sides of the inter-layer insulating film 6 and surface protection film 12.例文帳に追加

そして、検査用配線５と検査用外部パッド１６とを接続する接続部１１は、層間絶縁膜６および表面保護膜１２の側面に対して間隔を空けた位置に形成されている。 - 特許庁

To provide a multilayer print circuit board capable of performing inter-layer connection without manufacturing a mask by eliminating a wet process, and capable of manufacturing a multilayer print circuit board with high reliability.例文帳に追加

湿式工程をなくしてマスクの製造なしで層間接続ができ、信頼性の高い多層印刷回路基板を製造することのできる多層印刷回路基板の製造方法を提供する。 - 特許庁

Particularly, the insulation coating layer is formed by being protrusively dotted on a surface of the upper substrate or the lower substrate on the side laminated and stuck on the inter-substrate connection sheet, and the area of the opening of the inter-substrate connection sheet is formed larger than that of the opening of the upper substrate, thereby this multilayer circuit board having a cavity structure and a full-thickness IVH structure having high interlayer connection reliability can be manufactured.例文帳に追加

特に、絶縁被膜層は、上側基板または下側基板の基板間接続シートと積層接着する側の面に凸状に点在して形成され、基板間接続シートの開口部の面積を上側基板の開口部の面積より大きく形成することにより、キャビティ構造および高い層間接続信頼性を備えた全層ＩＶＨ構造を有する多層の回路基板を製造することができる。 - 特許庁

An upper substrate having an opening part and also having a circuit formed on a surface layer, an inter-substrate connection sheet having an opening part and also having a conduction hole formed by filling a through hole with conductive paste, and a lower substrate having a circuit formed on a surface layer are laminated, and heated and pressed.例文帳に追加

開口部を有し表層に回路が形成された上側基板と、開口部を有し貫通孔に導電性ペーストが充填された導通孔を有する基板間接続シートと表層に回路が形成された下側基板を積層し加熱加圧する。 - 特許庁

To provide a method of inspecting whether a semiconductor integrated circuit device constituted by laminating a plurality of integrated circuit layers in a thickness direction has a defect in inter-layer connection in a short time each time one layer is laminated, and the semiconductor integrated circuit device.例文帳に追加

複数の集積回路層が厚さ方向に積層されて成る半導体集積回路装置の層間接続不良の有無を、一層積層する毎に短時間で検査することが可能な検査方法及び半導体集積回路装置を提供する。 - 特許庁

To provide an electronic substrate capable of preventing the increase of connection resistance in a configuration wherein upper and lower conductive patterns wired through an inter-layer insulating film are connected by connection wiring after being formed, and reduing a process cycle time when manufacturing this configuration.例文帳に追加

層間絶縁膜を介して配線された上下の導電パターンが、これらの導電パターン形成後に接続配線によって接続された構成において、接続抵抗の上昇を防止でき、さらにこの構成を製造する際のプロセスタクトタイムの削減が図られる電子基板を提供する。 - 特許庁

To provide a wiring board having a highly precise and fine wiring pattern without deteriorating peeling strength by maintaining satisfactory inter-layer electric connection reliability by forming a plurality of types of different conductive materials like a layer in a through-hole.例文帳に追加

貫通孔内に異なる複数の種類の導電性材料を、層状に形成することにより、良好な層間の電気的接続信頼性を保持するとともに、剥離強度を低下させることなく、高精度且つ微細な配線パターンを有する配線基板を提供する。 - 特許庁

A laminated dielectric filter is provided with a strip line resonator L1, constituting of an inductor 2 comprising a plurality of dielectric layers, at least first and second strip line conductor layers 13, 16 and grounding conductor layers 22, 25, an inter-resonator connection conductor layer 33, and an input/output conductor layer 28.例文帳に追加

積層型誘電体フィルタは、複数の誘電体層から成る誘導体２と少なくとも第１及び第２のストリップライン導体層１３，１６とグランド導体層２２，２５とから成るストリップライン共振器Ｌ１、共振器間結合導体層３３及び入出力導体層２８を具備している。 - 特許庁

The first and second terminals 21 and 22 of the chip capacitor housed in a recess 30a of a core substrate 30 are connected to a via hole 46 formed at an inter-layer resin insulating layer 40 through a conductive bump 31 and a conductor circuit 34, for a high connection reliability.例文帳に追加

また、コア基板３０の凹部３０ａに収容されたチップコンデンサ２０の第１、第２端子２１，２２と、層間樹脂絶縁層４０に形成されたバイアホール４６とを、導電性バンプ３１と導体回路３４とを介して接続するため、高い接続信頼性を達成することができる。 - 特許庁

The laminated terminal 12 comprises a wire connection part 22 at one end side thereof, and a penetrating contact part 24 into which, inter-layer connecting terminals 20 are penetrated and made to contact with a prescribed distance in a longitudinal direction.例文帳に追加

積層端子１２は、一端側に電線接続部２２を有し、その電線接続部２２の先に長手方向に所定の間隔をおいて層間接続子２０を貫通接触させる貫通接触部２４を有するものからなる。 - 特許庁

To provide a wiring route determination method which decides a wiring route which makes connection distance between predetermined terminals of components connected via inter-layer connecting parts short as much as possible in a substrate on which the components are mounted and stacked.例文帳に追加

部品が搭載され積層される基板において、層間接続部を経由して接続される各部品の所定の端子間の接続距離が可及的短くなるような配線ルートを決定する配線ルート決定方法を提供する。 - 特許庁

To provide a method of producing conductive particles with insulating particles in which a conductive layer is less susceptible to rusting, and high conductivity can be maintained over a long term, and which can enhance conduction reliability when used for inter-electrode connection.例文帳に追加

導電層に錆が生じ難く、長期間にわたり高い導電性を維持でき、従って電極間の接続に用いられた場合に、導通信頼性を高めることができる絶縁性粒子付き導電性粒子の製造方法を提供する。 - 特許庁

The conductor layer 13 is formed on a first substrate 15, the wireless tag chip section 14 is mounted on a second substrate 16, and the conductor layer 13 and wireless chip section 14 are electrically connected across a step between the first substrate 15 and second substrate 16 by an inter-substrate connection path 22 formed of a conductive paste material.例文帳に追加

導体層１３は第１基板１５に形成され、無線タグチップ部１４は第２基板１６に搭載され、導電性ペースト材によって形成される基板間接続路２２によって第１基板１５と第２基板１６と段差を乗り越えて、導体層１３と無線タグチップ部１４とが電気的に接続される。 - 特許庁

When a wiring groove and a connection hole are formed by etching in the porous insulating film employed as the inter-layer insulating film, a permeation-preventive film 22 is formed on only the surface of the porous insulating film 20 exposed in an opening 21a of a mask layer 21 to prevent permeation into an antireflective film 23 and a resist 24.例文帳に追加

層間絶縁膜として採用するポーラス絶縁膜２０に配線溝と接続孔をエッチング加工する際に、マスク層２１の開口２１ａに露出したポーラス絶縁膜２０の表面上にのみ浸透防止膜２２を形成することで、反射防止膜２３やレジスト２４の浸透を防止する。 - 特許庁

First type band-shaped coil conductor patterns 11a, 11b and 11c and via holes 21, 22, 23 and 24 for an inter-layer connection constitute spiral sections wound in one turn or more respectively at the places of virtual surfaces S1 and S2 vertical in the direction of the coil axis of the coil L1.例文帳に追加

第１種の帯状コイル導体パターン１１ａ，１１ｂ，１１ｃと層間接続用ビアホール２１，２２，２３，２４は、コイルＬ１のコイル軸の方向と垂直な仮想面Ｓ１，Ｓ２の位置で、それぞれ１ターン以上周回する渦巻き部を構成している。 - 特許庁

To provide a multilayer wiring board manufacturing method capable of efficiently manufacturing a multilayer wiring board on which all layers are conductively connected by inter-layer connection bodies, capable of preventing laminates from being easily peeled off or turned up from a temporary fitting base material, having a high handling property, and forming guide holes.例文帳に追加

全層が層間接続体で導電接続された多層配線基板を効率良く製造することができ、仮着用基材から積層物の剥がれやメクレが生じにくく、ハンドリング性が良好で、ガイド孔を設けることが可能な多層配線基板の製造方法を提供する。 - 特許庁

To provide a conductive material using silver oxide with excellent conductivity after a heating treatment, as well as excellent adhesiveness to a base material, suitable for an inter-layer connection by filling of a through-hole and production of a metal silver image by screen printing.例文帳に追加

本発明の課題は、加熱処理後の導電性が良好であり、かつ同時に基材への接着性も良好な、貫通孔の充填による層間接続やスクリーン印刷による金属銀画像の作製に好適な、酸化銀を用いた導電材料を提供することである。 - 特許庁

To provide a resin-made multilayer wiring board that can secure a filter function for a surface acoustic wave when a SAW device is constituted by mounting a SAW piezoelectric element, and can be made high in density by forming inter-layer connection and fine wiring by plating.例文帳に追加

ＳＡＷ圧電体素子を搭載してＳＡＷデバイスを構成した場合に、表面弾性波用のフィルター機能を確保することが可能であり、しかも、めっきによる層間接続と微細配線の形成によって、高密度化が可能な樹脂製の多層配線基板を提供する。 - 特許庁

The entire surface is coated with an organic coating film 20, such as resist by rotary coating and inside the hole for connection hole, the organic coating film 20 is left by a method such as full etch back, so that the surface of the organic coating film 20 can be higher than the lower surface of the second wiring correspondent inter-layer insulating film.例文帳に追加

回転塗布法により全面にレジスト等の有機塗布膜２０を塗布し、全面エッチバック等の方法により接続孔用の穴１３内で、有機塗布膜２０表面が第２配線対応層間絶縁膜下面よりも上になるように有機塗布膜２０を残す。 - 特許庁

To provide a semiconductor device which is improved in connection reliability when mounted on a mounting substrate by suppressing growth of a brittle inter-metal compound formed on an interface between a bump and a conductive layer to prevent development of cracking and peeling at a periphery of the bump and, therefore, disconnection and shorting of a circuit.例文帳に追加

バンプと導電層との界面に形成される脆い金属間化合物の成長を抑制することにより、バンプ周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止し、実装基板に実装した際の接続信頼性が向上した半導体装置を提供する。 - 特許庁

The connection structure 331 has a dielectric film 314 formed on a side wall of a recessed portion 309 bored in a second inter-layer insulating film 307, and on the bottom surface of the second recessed portion 309, the first conductive film 315 is electrically connected to the first contact plug 306.例文帳に追加

該接合構造体３３１は、第２層間絶縁膜３０７に設けられた第２凹部３０９の側壁に形成された誘電体膜３１４を備え、第２凹部３０９の底面において、第１導電膜３１５は、第１コンタクトプラグ３０６と電気的に接続する。 - 特許庁

To provide a multilayer wiring board using conductive paste whose electric characteristics are excellent by forming protrusions having shapes and sizes suitable for improving inter-layer electric connection with the high degree of freedom without generating the sharp increase of costs, and reducing the electric resistance of a multi-layer connecting electric circuit.例文帳に追加

層間の電気的接続を改善するのに適した形状、大きさの突起部を高い自由度をもって、しかも大幅なコスト高を招く形成し、導電性ペーストを用いた多層配線基板において多層接続の電気回路の電気抵抗が多層接続電気回路の電気抵抗が低く、電気的特性に優れた多層配線基板を得ること。 - 特許庁

To provide an optical wiring board that has an effective multi-channel cross connection structure, by installing input optical wiring and output optical wiring of N channels in two upper and lower layers regardless of the number of channels and by connecting one-to-one optical wires with layers made to differ from each other in the respective places of an inter-layer transition part.例文帳に追加

Ｎチャンネルの入力光配線と出力光配線とをチャンネル数に依存せずに上下２層に敷設し、層間移行部の夫々の個所において１対１の光配線同士で層を違えて接続し、有効な多チャンネルのクロスコネクト構造を有する光配線基板を提供する。 - 特許庁

To provide an inter-layer connection via structure with small signal distortion which is used to connect coplanar transmission lines isolated with a thick insulating film to each other, or to connect the electrode of an active element such as a signal generator or receiver right above a substrate and a coplanar transmission line on the thick insulating film.例文帳に追加

厚い絶縁膜で隔たれたコプレーナ伝送線路同士を接続する場合、あるいは、基板直上の信号発生器または受信器などの能動素子の電極と厚い絶縁膜上のコプレーナ伝送線路を接続する場合に用いる信号の歪みの少ない層間接続ビア構造を提供すること。 - 特許庁

This semiconductor device is constituted by stacking semiconductor chips formed by integrating elements on semiconductor substrates in layers across inter-layer insulating films so that those semiconductor chips are mutually connected by connection plugs buried in through holes bored in the semiconductor substrates and bumps provided on the connection plugs; and the connection plugs and bumps are formed integrally of the same metal having a fusion point of ≥400°C.例文帳に追加

半導体基板に素子が集積形成された半導体チップを層間絶縁膜を介して複数層積層してなり、これら複数の半導体チップの相互間は、前記半導体基板に設けられた貫通孔に埋め込まれた接続プラグ、およびこの接続プラグ上に設けられているバンプにより接続されている半導体装置であって、前記接続プラグおよびバンプは、４００℃以上の融点を有する同一金属により、一体的に形成されていることを特徴とする。 - 特許庁

The loop state radiation conductor 30 is configured by surface side conductors 31a, 31b provided at a surface side of the dielectric body 20, rear side conductors 33a, 33b provided at a rear side of the dielectric body 20, and inter-layer connection conductors 34a, 34b for connecting the surface side conductors 31a, 31b and the rear side conductors 33a, 33b.例文帳に追加

ループ状放射導体３０は、誘電体素体２０の表面側に設けられた表面側導体３１ａ，３１ｂと、誘電体素体２０の裏面側に設けられた裏面側導体３３ａ，３３ｂと、表面側導体３１ａ，３１ｂ及び裏面側導体３３ａ，３３ｂを接続する層間接続導体３４ａ，３４ｂとで構成されている。 - 特許庁

In non-overlapping parts 7 and 9 wherein the electrode layers of the first electrode 2 and the electrode layers of the second electrode 3 are not mutually overlapped when the multi-layer structure is formed, inter- later connection is formed between electrode layers of the first electrode 3 and between electrode layers of the second electrode 4 respectively to form the first electrode 2 and the second electrode 3.例文帳に追加

第１電極２の電極層及び第２電極３の電極層は、多層構造を形成する際にそれぞれ互いに重なり合わない非重なり部７、９おいて第１電極３の電極層間、第２電極４の電極層間をそれぞれ層間接続して第１電極２及び第２電極３を形成する。 - 特許庁

To provide an adhesive with hardening flux function, and a sheet thereof in which soldering is reliably performed when a semiconductor chip is mounted and during the inter-layer connection of multilayer printed circuit boards, residual flux after soldering need not be cleaned or removed, the electric insulation is maintained even under high-temperature and high-humidity atmosphere, enabling reliable soldering.例文帳に追加

半導体チップの搭載時及び多層配線板の層間接続において、確実にはんだ接合することができ、はんだ接合後の残存フラックスの洗浄除去が必要なく、高温、多湿雰囲気でも電気絶縁性を保持し、信頼性の高いはんだ接合を可能とする、硬化性フラックス機能付接着剤及び硬化性フラックス機能付接着剤シートを提供する。 - 特許庁

The input side of combinational circuits 11 and 12 is provided with flip flop (SFF) 21 and 23 for scan diagnosis for diagnosing the operation of each combinational circuit 11 and 12 by performing timing adjustment for a normal operation, and forming a scan path for device diagnosis, and when there is signal wiring 13 having an inter-layer connection part, the input side of signal wiring 13 is also provided with an SFF 22.例文帳に追加

組み合わせ回路１１，１２の入力側に、通常動作時にはタイミング調整を行い、デバイス診断時にはスキャンパスを形成して各組み合わせ回路１１，１２の動作を診断するためのスキャン診断用フリップフロップ（ＳＦＦ）２１，２３を設けると共に、層間接続部を有する信号配線１３があれば、この信号配線１３の入力側にもＳＦＦ２２を設ける。 - 特許庁