| 意味 | 例文 |
line layerの部分一致の例文一覧と使い方
該当件数 : 3331件
A gate line 2-2 and a power line 3 cross the data line 1-1 to form a different layer, and the power line 3 is shared by the sub pixels in horizontal direction.例文帳に追加
ゲートライン2−2及び電源ライン3をデータライン1−1に交差して異なる層に形成し、電源ライン3を水平方向のサブピクセルで共有する。 - 特許庁
A top surface of the Si oxide layer 13B of a top layer of the switching layer 13 is electrically connected to the corresponding bit line.例文帳に追加
スイッチング層13の最上層のSi酸化層13Bの上面が、対応するビット線に電気的に接続される。 - 特許庁
A sidewall layer 21a is formed on both the sides in the direction of line width of the first mask layer, then the first mask layer is removed.例文帳に追加
第1マスク層のライン幅方向両側に、サイドウオール層21aを形成してから第1マスク層を除去する。 - 特許庁
The second conductive layer surrounds the side faces of the first semiconductor layer via the charge storage layer, and functions as the spare word line.例文帳に追加
第2導電層は、電荷蓄積層を介して第1半導体層の側面を取り囲み、スペアワード線として機能する。 - 特許庁
Dope flow channels 48-50 for a base layer, the outer layer on the side of a support and the outer layer on the side of air are provided to a dope manufacturing line 10.例文帳に追加
ドープ製造ライン10に、基層用、支持体側外層用、エア側外層用ドープ流路48〜50を設ける。 - 特許庁
One end of the strip line conductor layer 2 is connected with the terminal conductor layer 5, and the other end is connected with the ground conductor layer 4.例文帳に追加
ストリップライン導体層2の一端を端子導体層5に接続し、他端をグランド導体層4に接続する。 - 特許庁
A signal line formed in the signal line layer performs impedance matching at one end of the signal line and the other end.例文帳に追加
信号線層に形成された信号線路は、当該信号線路の一端と他端におけるにおけるインピーダンス整合を行う。 - 特許庁
The source line SL, a word line WL, a bit line BL and a gate Gate are connected to a wiring layer through respective vias.例文帳に追加
ソース線SL、ワード線WL、ビット線BL、及びゲートGateは、それぞれビアを介して配線層に接続される。 - 特許庁
The logo mark part 4 and the score line parts 5 have a laminate structure comprising a first layer and a second layer, in which the first layer and the second layer have different colors.例文帳に追加
ロゴマーク部4およびスコアライン部5は、第1層と第2層とからなる積層構造を有し、第1層と第2層との色彩が異なる。 - 特許庁
As a result, no contact hole is formed in the area where the abnormal scanning line layer 14b2 is present, so that occurrence of fatal defects to cause short circuits of the scanning line layer and a signal line layer is prevented.例文帳に追加
この結果、異常な走査線層14b2が存在する箇所ではコンタクトホールが形成されず、走査線層と信号線層とが短絡する致命的な欠陥の発生を防止することができる。 - 特許庁
The drain D of a P-channel transistor T1 of an inverter and a gate line 2 of the inverter are connected via a line FL1 laid as a first layer of line layer.例文帳に追加
インバータのPチャネルトランジスタT1のドレインDとインバータのゲート配線GL2とは1層目の配線層として敷設された配線FL1を介して接続されている。 - 特許庁
By pinching an insulating membrane, the scanning lines are formed by a plurality of conductive films of a first scanning line layer 36 and a second scanning line layer 37 in a direction perpendicular to the signal line 8.例文帳に追加
走査線を、絶縁膜を挟んで、信号線8と直角方向に第1走査線層36と第2走査線層37の複数の導電膜で形成する。 - 特許庁
The drain D of an N-channel transistor T4 of the inverter and the gate line GL1 of the inverter are connected via a gate line FL2 laid as a first layer of line layer.例文帳に追加
インバータのNチャネルトランジスタT4のドレインDとインバータのゲート配線GL1とは1層目の配線層として敷設された配線FL2を介して接続されている。 - 特許庁
A double-sided flexible printed board 50 is provided with an upper layer conducting pattern 50, in which a signal line is formed and a lower layer conducting pattern 51, in which a power source line and a ground line are formed.例文帳に追加
両面フレキシブル・プリント基板(50)は、信号線を形成した上層導電パターン(52)と電源線及びグランド線を形成した下層導電パターン(51)とを有する。 - 特許庁
GRINDING METHOD FOR SURFACE LAYER OF BACKUP ROLL, AND ON-LINE ROLL-GRINDER FOR GRINDING SURFACE LAYER OF BACKUP ROLL例文帳に追加
バックアップロール表層研削方法、及びバックアップロール表層を研削するオンラインロールグラインダ - 特許庁
A bit line 28 by a second layer metal is formed on the wiring 26 via a second layer metal.例文帳に追加
この上に層間絶縁膜27を介して第2層メタルによるビット線28が形成される。 - 特許庁
A reference layer line (58/158) is configured to conduct the sense current (84/184) received from the sensing layer (72/172).例文帳に追加
基準層線(58/158)が、センス層(72/172)から受け取られるセンス電流(84/184)を伝えるように構成される。 - 特許庁
The rear face of the substrate is a ground layer 14, and a transmission line 17 is arranged on the front surface layer 16.例文帳に追加
基板の裏面をグランド層14とし、表面層16に伝送ライン17を配設する。 - 特許庁
The printed circuit board includes a signal line layer and a ground layer where signal lines are disposed.例文帳に追加
本発明の印刷回路基板は、信号線が配置された信号線層とグランド層を含む。 - 特許庁
Then, a dummy seal layer 30D is formed on the first glass substrate 10 in such a manner that it is in line symmetry with only the straight line part of the seal layer 30 with respect to the line on which the scribe line SL is formed.例文帳に追加
次に、第1のガラス基板10上に、スクライブラインSLが形成される予定の線に対してシール層30の直線部分のみと線対称となるように、ダミーシール層30Dを形成する。 - 特許庁
To provide a line management method for a network whereby a higher-order layer can properly carry out line connection control in response to line faults while grasping all of line faults in a lower-order layer.例文帳に追加
下位レイヤでの回線障害の全てを把握しながら、上位レイヤにおいて上記回線障害に応じた回線接続制御を適切に行うことのできるネットワークの回線管理方法を提供する。 - 特許庁
An insulation layer 5 is installed so that it covers over the cathode line 6.例文帳に追加
絶縁層5は、陰極ライン4上を覆うように設けられる。 - 特許庁
The shield electrode 31 is formed in the same layer as that of a gate bus line 15 and is formed in the same layer as that of the source bus line 18.例文帳に追加
シールド電極31は、ゲートバスライン15と同層に形成したり、ソースバスライン18と同層に形成したりすることができる。 - 特許庁
A first and a second layer switches 16 and 17 are first and second layer 2 switches, communication lines 18-21 are TDM lines or analog lines, and a communication line 22 is TDM line.例文帳に追加
16,17は第一,二のレイヤ2スイッチ、18〜21はTDM回線あるいはアナログ回線、22はTDM回線である。 - 特許庁
An oxide layer 35 is adhered to the gate conductor line, and a bit-line contact mask 40 is formed on a part of the oxide layer 35.例文帳に追加
酸化物層35がゲート導体線の上に付着され、ビット線コンタクト・マスク40が、酸化物層35の一部の上に形成される。 - 特許庁
Each spacer abuts against at least one end part of a gate layer line and a source layer line on the thin-film transistor array substrate.例文帳に追加
該スペーサは、薄膜トランジスタアレイ基板上の少なくともゲート層線とソース層線との内の一つの縁部に対して当接している。 - 特許庁
COPPER ALLOY SPUTTERING TARGET FOR FORMING SEMICONDUCTOR DEVICE INTERCONNECT LINE SEED LAYER例文帳に追加
半導体装置配線シード層形成用銅合金スパッタリングターゲット - 特許庁
The high density thin line mounting structure is provided with a first semiconductor element arranged on a super-thin line circuit layer, an insulating layer on a phase identification plane, an outer layer circuit layer above the first semiconductor element and a solder mask bottom on the outer layer circuit layer.例文帳に追加
本発明高密度細線実装構造は、超細線回路層上に装置される第一半導体素子、相同平面上の絶縁層、該第一半導体素子上方の外層回路層、該外層回路層上のソルダーマスクボトムを含む。 - 特許庁
In the adhesive rubber layer 11, rubber thickness d1 at the inside rib rubber layer 12 side of the core line 18 is thinner than rubber thickness d2 at the outside rib rubber layer of the core line 18.例文帳に追加
接着ゴム層11は、心線18よりも内側リブゴム層12側のゴム厚さd1が心線18よりも外側リブゴム層13側のゴム厚さd2よりも薄い。 - 特許庁
The power source line 106 is arranged on a first wiring layer, and the vertical signal line 107 is arranged on a second wiring layer positioned on the upper part of the first wiring layer.例文帳に追加
電源線106は第1の配線層に配置され、垂直信号線107は第1の配線層の上方に位置する第2の配線層に配置される。 - 特許庁
A ground wiring layer 16 is formed in a layer different from that of a bit line 15 and other bit line formed in the same layer traversing one memory cell region 100.例文帳に追加
1つのメモリセル領域100を横切る同一層に形成されたビット線15および他のビット線とは別の層にグラウンド配線層16が形成されている。 - 特許庁
These two plate materials are respectively constituted with an ultra-fine line circuit layer, an insulating layer provided on the same flat surface, and the semiconductor element provided on the ultra-fine line circuit layer.例文帳に追加
該2個の板体は共に超細線回路層、これと相同平面上の絶縁層、該超細線回路層上に設置される半導体素子により組成する。 - 特許庁
Between a signal line 1 (for example, an analog signal line), a target of shielding and a signal line 2 (for example, a digital signal line) of a source of the noise, both of which are located in the same layer, a signal line 3 for noise shielding (for example, a power line) is disposed.例文帳に追加
同層に存在するシールド対象信号線1(例えばアナログ信号線)とノイズ源となる信号線2(例えばディジタル信号線)との間にシールド用の信号線3(例えば、電源線)を配置する。 - 特許庁
After injection-molding the skin layer, the straight center tear line 41 and the side part tear line 42 are formed.例文帳に追加
表皮層を射出形成した後に、直線状の中央テアライン41、側部テアライン42を形成する。 - 特許庁
A passivation layer is formed on a thin film transistor, on the gate line, and on the data line, and the pixel electrode is exposed.例文帳に追加
パッシベーション層が薄膜トランジスタと、ゲートラインと、データラインに形成され、画素電極を露出させる。 - 特許庁
The bit line 61a is connected to a transfer transistor Q1, via the local interconnection layer 51a for the bit line.例文帳に追加
ビット線61aはビット線用局所配線層51aを介して転送トランジスタQ_1と接続される。 - 特許庁
Microstrip line parts (transmission line parts) 14 are formed on the upper surface of the layer 13.例文帳に追加
前記誘電体薄膜層13の上面にマイクロストリップ線路部(伝送線路部)14を形成する。 - 特許庁
A black matrix 16 is inserted between a data line 12 and an overcoat layer 13 along the data line 12.例文帳に追加
データ線12とオーバコート層13との間に、データ線12に沿ってブラックマトリクス16を挿入する。 - 特許庁
The amorphous silicon layer 3 is irradiated with laser line beams, and polysilicon is grown from the section of the amorphous silicon layer corresponding to the end of laser line beams to the section of the amorphous silicon layer corresponding to the center of laser line beams, thus obtaining a polysilicon layer 3' in which crystal grains are elongated in the cross direction of laser line beams.例文帳に追加
アモルファスシリコン層3にレーザラインビームを照射し、ポリシリコンをレーザラインビームの端に対応するアモルファスシリコン層の部分からレーザラインビームの中央に対応するアモルファスシリコン層の部分へ成長させ、これにより、結晶粒がレーザラインビームの幅方向に伸長したポリシリコン層3’を得る。 - 特許庁
The power line 53 of the organic EL element 60 is formed of an aluminum layer and the drain signal line which is adjacent to the power line 53 in parallel is formed of two parts which are a 1st drain signal line 52A formed of an aluminum layer and 2nd drain signal line 52B formed of a chromium layer.例文帳に追加
有機EL素子60の電源線53をアルミニウム層で形成し、その電源線53と平行に隣接するドレイン信号線を、アルミニウム層から成る第1のドレイン信号線52Aと、クロム層から成る第2のドレイン信号線52Bという2つの部分から形成した。 - 特許庁
The feed line layer allows for connection of a single transmission line to the antenna and for electromagnetically connecting the radiating layers to the transmission line.例文帳に追加
フィードライン層により、単一の送信線でアンテナへ接続でき、且つ第1及び第2放射層を、電磁的に送信線へ接続できる。 - 特許庁
In this case, the second layer is extended into the scribe line brought into contact with the first metal layer through an opening of the nonconductive layer.例文帳に追加
第2金属層は非導電性層の開口部を介して第1金属層と接触するスクライビング線の中に延在する。 - 特許庁
One titanium content metal layer is formed on the first polymer layer 46 before a forming step of the metal connection line layer.例文帳に追加
金属接続線路層の形成ステップの前に、第一重合物層46上に一つのチタン含有金属層を形成させる。 - 特許庁
A signal line 13 having a predetermined width is formed on a first wiring layer, and a ground layer 14 is formed on a second wiring layer.例文帳に追加
第一配線層に所定の幅を有する信号線路13が形成され、第二配線層にグランド層14が形成される。 - 特許庁
A display device includes: an insulating substrate; a first conductive layer with a first signal line and second signal line formed on the insulating substrate; an insulating layer provided on an upper layer of the first conductive layer; and a semiconductor layer provided on an upper layer of the insulating layer and with a semiconductor film formed so as to planarly overlap the first signal line and second signal line.例文帳に追加
表示装置は、絶縁基板と、前記絶縁基板の上に第1の信号線と第2の信号線とが形成された第1の導電層と、前記第1の導電層の上層に設けられた絶縁層と、前記絶縁層の上層に設けられ、前記第1の信号線および第2の信号線と平面的に重なる半導体膜が形成された半導体層と、を含む。 - 特許庁
A plate-shaped image formation plate 400 having a three-layer structure such as an image formation medium layer, an electrostatic slit layer where a conductive line loop consisting of a conductive line and a switching element is arrayed and a data layer penetrating through the loop of the electrostatic slit layer is used.例文帳に追加
作像媒体層と、導体線とスイッチング素子で導体線ループとしたものを並べた静電スリット層と、静電スリット層のループを貫通するデータ層の3層構造を持つプレート状の作像プレート400を用いる。 - 特許庁
Moreover, in order to connect each interconnect line, a conductor layer 8 which connects pattern layer 4 and interconnect line pattern layer 6 via opening 2 is formed by penetrating the metal board 1, and a conduction with each interconnect line pattern layer is obtained.例文帳に追加
また、各配線パターン層を電気的に接続させるため、開口部2を介して金属基板1を貫通し、配線パターン層4と配線パターン層6とを接続する導体層8が形成され、各配線パターン層との導通が得られる。 - 特許庁
A first conductive write line (310) is electrically connected to the reference layer (320).例文帳に追加
第1の書込み導線(310)が基準層(320)に電気的に接続される。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|