「linear gate」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In a lithographic process using a reticle pattern 110 having substantially linear gate electrode patterns 101, 101', protrusions 100 where contact regions are disposed at least partly are formed at approximately the centers of the long sides of the linear gate electrode patterns between transistor regions of a reticle pattern, and recesses are formed on the opposite side to the protrusions so that at least the protruding sides of the protrusions all face opposite.例文帳に追加

実質的に直線状のゲート電極パターン１０１、１０１′を備えたレティクルパターン１１０を用いてリソグラフィ工程を行うに際して、レティクルパターンのトランジスタ領域間にはコンタクト領域を少なくとも一部配置される凸部１００を直線状のゲート電極パターンの長辺のほぼ中央に形成し、且つ凸部とは反対側の辺に少なくとも前記凸部の突出する辺のすべてが対向するように凹部を形成する。 - 特許庁

In addition, a second transistor which operates in a linear region is arranged in series to the first transistor, and a video signal for transmitting a light emission or non-emission signal of a pixel is inputted to the gate of the second transistor via a switching transistor.例文帳に追加

また、第１のトランジスタと直列に、線形領域で動作する第２のトランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号は第２のトランジスタのゲートに入力する。 - 特許庁

A gate type support frame 22 is installed straddling over a guide rail 14 provided over a trestle 13, wherein a roll holding frame 25 freely rotatably holding a blanket roll 20 is arranged at the inside and is mounted through a vertical linear guide 23a.例文帳に追加

架台１３上に設けたガイドレール１４を跨ぐ門型の支持フレーム２２を設け、その内側に、ブランケットロール２０を回転自在に保持するロール保持フレーム２５を配置して、上下方向のリニアガイド２３ａを介し取り付ける。 - 特許庁

The pulse height discriminator 5A removes the γ-ray detection signals having larger amounts of energy than a setting energy and outputs the γ-ray detection signals having equal or smaller amounts of energy than the setting energy (for example, detection signals of cascade γ rays) to a linear gate 7A.例文帳に追加

波高弁別器５Ａは、設定エネルギーよりエネルギーが大きいγ線検出信号を除去し、エネルギーが設定エネルギー以下のγ線検出信号（例えば、カスケードγ線の検出信号）をリニアゲート７Ａに出力する。 - 特許庁

A space G between the gate electrode 2 and the dummy electrode 18 which can be seen inside the linear contact when viewed from the top is filled up with the side wall insulation film 3 in such a degree as not to expose a semiconductor substrate.例文帳に追加

上から見たときに上記直線状コンタクト部の内部に現れるゲート電極２とダミー電極１８との間の間隙Ｇは、半導体基板を露出させない程度にサイドウォール絶縁膜３によって埋められている。 - 特許庁

To solve the problem that it takes time to seek an objective track since the phase relation between a gate signal for sampling a prepit and a prepit signal is deviated from the setting state until the time a spindle motor just after starting seeking is settled to a prescribed linear velocity.例文帳に追加

シーク開始直後のスピンドルモータが所定の線速度に整定するまでは、プリピットの抜き取り用ゲート信号とプリピット信号との位相関係は、設定状態からずれるため、目標とするトラックをシークするのに時間がかかる。 - 特許庁

Whereas, when the foreign matter G2 having a diameter dimension capable of being not sensed by the sensor 17 is deposited on the substrate W at a front side in the traveling direction, since the stop signal is not output to the linear motor, the gate type movement mechanism 3 travels as it is.例文帳に追加

一方、走行方向前方にセンサ１７が感知し得ない径寸法の異物Ｇ２が基板Ｗ上に付着している場合には、リニアモータには停止信号が出力されないので、門型移動機構３はそのまま走行する。 - 特許庁

To provide a driving method of a multipole electric field electron emitting device whose input resistance is large, transfer characteristic is linear, and which is suited for application of a power amplifier or the like of having a large mutual conductance, and having a less gate invalid current.例文帳に追加

入力抵抗が大きく、伝達特性が線形であり、相互コンダクタンスの大きな電力増幅器等の応用に適し、かつゲート無効電流が少ない多極電界電子放出装置の駆動方法を提供する。 - 特許庁

When a drive command signal Sa goes to H, the trapezoidal wave signal Sb increases with a constant inclination, and when the transistor Q11 operates in a linear region due to increase of the load current IL, the gate voltage VGS increases abruptly.例文帳に追加

駆動指令信号ＳａがＨになると台形波信号Ｓｂは一定の傾きで増加し、やがて負荷電流ＩL の増加によりトランジスタＱ１１が線形領域で動作するようになるとゲート電圧ＶGSが急峻に上昇する。 - 特許庁

The first - third linear image sensors of respectively different sensitivity to incident light are arranged from outside in descending order of the sensitivity to the incident light and further, a shutter gate and a shutter drain for adjusting the exposure of the linear image sensor of the highest sensitivity to the incident light are provided.例文帳に追加

入射光に対する感度がそれぞれ異なる第１ないし第３のリニアイメージセンサが入射光に対して最も感度が高くなるものから順に外側から配置され、さらに入射光側となる入射光に対して最も感度が高くなるリニアイメージセンサの露光量を調節するためのシヤッターゲートおよびシヤッタードレインを設けた。 - 特許庁

A current linear variable circuit 1, provided with semiconductor switches SW_1 to SW_m (of a size smaller than that of the output stage semiconductor switches) mounted parallel (in a ladder shape) and a delay circuit plus a buffer at the pre-stage of each gate, functions as a constant-current source for obtaining a linear current and as a kind of low-pass filter as well.例文帳に追加

電流線形可変回路１は、並列（梯子状）に設置された半導体スイッチＳＷ１〜ＳＷｍ（前記出力段半導体スイッチよりも小さいサイズの半導体スイッチ）を備え、かつ各ゲートの前段に遅延回路とバッファとを備えて、線形の電流を得るための定電流源として機能すると共に、一種のローパスフィルターとしても機能する。 - 特許庁

A linear or rectangular laser irradiating an area where a gate driver circuit and an active matrix circuit are formed has a sufficient dimension to irradiate the entire region, where the source driver circuit is formed, and the region where the gate driver circuit and the active matrix circuit are formed is subjected to irradiation, while the substrate and the laser light being moved.例文帳に追加

一方ゲートドライバー回路及びアクティブマトリクス回路が形成される領域を照射する線状もしくは長方形状レーザー光は、ソースドライバー回路が形成される領域の全体を照射するに足りる大きさのレーザー光であり、かつゲートドライバー回路及びアクティブマトリクス回路を形成する領域は、基板及びレーザー光を移動させつつ照射される。 - 特許庁

Related to the method for manufacturing a semiconductor storage device having a self-align source structure, a process in which an almost linear element separation region, passing through the source region and the gate region, is formed on a silicon substrate, comprises a process in which the width of element separation region of the source region is formed narrower than that of the gate region.例文帳に追加

セルフアラインソース構造を有する半導体記憶装置の製造方法において、シリコン基板上にソース領域とゲート領域とを通る略直線状の素子分離領域を形成する分離領域形成工程が、ソース領域の素子分離領域の幅を、ゲート領域の素子分離領域の幅より狭く形成する工程を含む。 - 特許庁

Local oscillation signals fL and fL' having a prescribed phase difference are inputted to gate electrodes of first and second FETs 51 and 53 which are subjected to direct current bias so as to operate in a nonlinear area, and a harmonic signal fs with small amplitude is inputted to a gate electrode of a third FET 55 which is subjected to direct current bias so as to operate in a linear area.例文帳に追加

非線形領域で動作するべく直流バイアスされた第１及び第２ＦＥＴ５１、５３のゲート電極に所定の位相差を有する局部発振信号ｆＬ，ｆＬ’を入力し、線形領域で動作するべく直流バイアスされた第３ＦＥＴ５５のゲート電極には小振幅の高周波信号ｆｓを入力する。 - 特許庁

In addition, a current controlling transistor which operates in a linear region is connected in series to the driving transistor, thus a video signal transmitting a light emission or non-emission of a pixel is inputted to the gate of the current controlling transistor through a switching transistor.例文帳に追加

また、前記駆動用トランジスタと直列に、線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号は前記電流制御用トランジスタのゲートに入力する。 - 特許庁

A printer 10 comprises an oscillator, a memory 14, a central processing unit (CPU) 16, a holding means 17, a gate IC, an LED driver and an LED head, a motor driver and a motor, a linear scale and a sensor, and a heater driver and a heater.例文帳に追加

プリンタ１０は、発振器と、メモリ１４と、中央演算処理装置（ＣＰＵ）１６と、保持手段１７と、ゲートＩＣと、ＬＥＤドライバおよびＬＥＤヘッドと、モータドライバおよびモータと、リニアスケールおよびセンサと、ヒータドライバおよびヒータとを備えている。 - 特許庁

A current control transistor operating in a linear area is disposed serially with the driving transistor, and a video signal for transmitting a signal of emission or non-emission of the pixel is input to a gate of the current control transistor via a switching transistor.例文帳に追加

前記駆動用トランジスタと直列に線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を前記電流制御用トランジスタのゲートに入力する。 - 特許庁

The printer 10 comprises an oscillator, a memory 14, a central processing unit(CPU) 16, a holding means 17, a gate IC, an LED driver and an LED head, a motor driver and a motor, a linear scale and a sensor, and a heater driver and a heater.例文帳に追加

本発明のプリンタ１０は、発振器と、メモリ１４と、中央演算処理装置（ＣＰＵ）１６と、保持手段１７と、ゲートＩＣと、ＬＥＤドライバおよびＬＥＤヘッドと、モータドライバおよびモータと、リニアスケールおよびセンサと、ヒータドライバおよびヒータとを備えている。 - 特許庁

To provide a valve gate device for an injection molding machine capable of precisely controlling the linear reciprocation of a valve pin without needing a separate circuit or the like, thus enhancing flexibility in injection molding operation and being easily applied to mass-produce the molded products.例文帳に追加

別途に回路等を要せずにバルブピンの直線往復移動を精密に制御可能ならしめて射出作業の自由度を高め、射出品の大量成型に容易に適用せしめうる射出成型機用バルブゲート装置を提供する。 - 特許庁

A length when a width of the gate electrode of the field effect transistor 10 is projected on a linear line connecting respective center points of the first semiconductor magnetic resistance element 11 and the second semiconductor magnetic resistance element 12 is constituted to be a substantially even multiple of a linear distance between respective center points of the first semiconductor magnetic resistance element 11 and the second semiconductor magnetic resistance element 12.例文帳に追加

電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍であるように構成されている。 - 特許庁

A source follower circuit included in a solid-state imaging element in the contact type linear sensor has a depletion MOS transistor connected to a power supply potential and an enhancement MOS transistor connected to a ground potential, wherein a signal voltage passed through an amplifier circuit is applied to the gate electrode of the depletion MOS transistor and a selection signal is applied as a gate voltage of the depletion MOS transistor.例文帳に追加

密着型リニアセンサ内の固体撮像素子が有するソースフォロア回路について、電源電位に接続されたディプレッションＭＯＳトランジスタと、グランド電位に接続されたエンハンスメントＭＯＳトランジスタとを有し、ディプレッションＭＯＳトランジスタのゲート電極に増幅回路を経た信号電圧を印加し、ディプレッションＭＯＳトランジスタのゲート電圧に選択信号を印加する。 - 特許庁

The shift lever device 6 comprises a shift lever 61 operated by an operator, a linear position sensor 62 for detecting a position in a manual shift gate M of the shift lever 61, a reaction force actuator 63 as an operation reaction force applying means, and a CLU (control lever ECU) 64.例文帳に追加

シフトレバー装置６は、運転者に操作されるシフトレバー６１と、シフトレバー６１のマニュアルシフトゲートＭ内での位置を検出するリニアポジションセンサ６２と、操作反力付与手段である反力アクチュエータ６３と、ＣＬＵ（コントロールレバーＥＣＵ）６４とを備えている。 - 特許庁

To provide a side gate valve device for an injection molding machine configured to rotate linear motion of a piston mechanism 90 degrees by using the principle of leverage and a cam mechanism, arrange one or more valve pins on a lateral plane and actuate one or more gates.例文帳に追加

ピストン機構の直線運動をテコの原理を用い、かつカム機構を併用して９０°回転させてバルブピンを左右方向の平面上に一以上配設して一以上のゲートを働かせて成形できるようにした射出成形機用サイドゲートバルブ装置の提供。 - 特許庁

To provide a gate door device capable of preventing the damage by contact with the exception of the contact surface by surely abutting the door body stopper end against the contact surface of a door stop column for making a moving locus of the door body stopper end as a linear movement crossing a passage section in the direction of a right angle.例文帳に追加

扉本体戸当り端の移動軌跡を、通路部を直角方向に横切る直線的な動きとし、扉本体戸当り端と戸当り柱の当接面同士を確実に当接させて、当接面以外の接触による傷の発生を防止する。 - 特許庁

Stable operation can be performed more than Schottky joint by forming joint of oxide semiconductor layers themselves whose properties are different on the gate insulating layer 102, joint leak is reduced, and the property of the non-linear element 170a can be improved.例文帳に追加

ゲート絶縁層１０２上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子１７０ａの特性を向上させることができる。 - 特許庁

To operate pluralities of circuits by a single power supply without forming an internal power supply circuit to adjust a gate voltage of each circuit with respect to the semiconductor device formed by integrating pluralities of the circuits including nonlinear circuits and linear circuits.例文帳に追加

非線形回路および線形回路を含む複数の回路を集積回路化してなる半導体装置に関し、各回路のゲート電圧を調整するための内部電源回路を形成することなく、複数の回路を単一の電源にて動作させることを目的とする。 - 特許庁

To reduce the non-linear error of digital data being an A/D converted result for a voltage signal to be A/D converted, and to quickly perform the A/D conversion of a plurality of voltage signals whose voltage levels are switched in an A/D converting circuit using a ring gate delay circuit.例文帳に追加

リングゲート遅延回路を用いたＡ／Ｄ変換回路において、Ａ／Ｄ変換すべき電圧信号に対するＡ／Ｄ変換結果のデジタルデータの非直線性誤差の低減を図り、また電圧レベルの切り替わる複数の電圧信号のＡ／Ｄ変換を高速にできるようにする。 - 特許庁

By configuring such that the phase distortion from the increase of the input signal power S1 and a phase change from the change of the gate voltage Vg is offset, the phase difference between input and output (θ2-θ1) is to be in linear direction, resulting in the improvement of the phase distortion from the increase of the input signal power S1.例文帳に追加

入力信号電力Ｓ１の増加に伴う位相歪とゲート電圧Ｖｇの変化に伴う位相変化が相殺されるように構成することにより、入出力の位相差（θ２−θ１）が線形の方向となるので、入力信号電力Ｓ１の増加に伴う位相歪が改善される。 - 特許庁

A polyimide film which has glass transition temperature of ≥300°C or favorably of ≥350°C, favorably whose linear expansion coefficient at 50°C to 300°C is -5 ppm to +15 ppm, and also favorably which has a large current ignitionability of which the performance standard degree is 3 or lower is used at an insulating layer 5 between a cathode 3 and gate electrode 2.例文帳に追加

ガラス転移温度が３００℃以上、好ましくは３５０℃以上であり、さらに好ましくは５０℃〜３００℃の線膨張係数が−５〜＋１５ｐｐｍであり、なおさらに好ましくは大電流アーク着火性が性能水準等級３以下であるポリイミドフィルムをカソード３／ゲート電極２間の絶縁層５に用いる。 - 特許庁

In the configuration of the semiconductor integrated circuit, a capacitor CO is charged with a constant current to create a voltage change which is linear with respect to a time, and a gate of an MOS transistor M1 is controlled with the voltage, thereby changing an output current of the MOS transistor smoothly with respect to the time.例文帳に追加

半導体集積回路の構成を、定電流で容量素子Ｃ０を充電することにより、時間に対して線形な電圧変化を作り出し、この電圧でＭＯＳトランジスタＭ１のゲートを制御することで、該ＭＯＳトランジスタの出力電流を時間に対して滑らかに変化させるようにしてある。 - 特許庁

The defect detection method of matrix structure 100 which has structure of grid-like crossing a plurality of gate lines 4a, 4b, 4c and 4d arranged in X-axis direction and a plurality of data lines 3a and 3b arranged in Y-axis direction, which detects point-like defects 11 as linear defects.例文帳に追加

Ｘ軸方向に配置された複数のゲート線４ａ，４ｂ，４ｃ，４ｄと、Ｙ軸方向に配置された複数のデータ線３ａ，３ｂとが格子状に交差している構造を有してなるマトリクス構造１００の欠陥検出方法であって、点状欠陥１１を線状の欠陥にして検出することを特徴とする。 - 特許庁

A first gate electrode 10 and a second drain electrode 13 are linear electrodes whose lengths are shorter than that of a source electrode 9 with an isolating region 20 provided at both ends, and a region surrounded with two isolating regions and the source electrode 9 is a P-channel MOS region PR where a P-channel MOS transistor is formed.例文帳に追加

第１ゲート電極１０および第２ドレイン電極１３はソース電極９の長さを超えない長さの直線状の電極であり、各々の両端部には分離領域２０が配設され、２つの分離領域２０とソース電極９とで囲まれる領域が、ＰチャネルＭＯＳトランジスタが形成されるＰチャネルＭＯＳ領域ＰＲとなる。 - 特許庁